[go: up one dir, main page]

KR200172710Y1 - 칩 크기의 패키지 - Google Patents

칩 크기의 패키지 Download PDF

Info

Publication number
KR200172710Y1
KR200172710Y1 KR2019970016156U KR19970016156U KR200172710Y1 KR 200172710 Y1 KR200172710 Y1 KR 200172710Y1 KR 2019970016156 U KR2019970016156 U KR 2019970016156U KR 19970016156 U KR19970016156 U KR 19970016156U KR 200172710 Y1 KR200172710 Y1 KR 200172710Y1
Authority
KR
South Korea
Prior art keywords
package
chip
lead frame
semiconductor chip
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR2019970016156U
Other languages
English (en)
Other versions
KR19990002582U (ko
Inventor
홍성학
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019970016156U priority Critical patent/KR200172710Y1/ko
Publication of KR19990002582U publication Critical patent/KR19990002582U/ko
Application granted granted Critical
Publication of KR200172710Y1 publication Critical patent/KR200172710Y1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 칩 크기의 패키지를 개시한다. 개시된 본 고안의 칩 크기의 패키지는 도전성 범프가 형성된 다수개의 본딩 패드들이 구비되어 있는 반도체 칩과, 상기 칩의 본딩 패드에 형성된 도전성 범프에 의해 전기적으로 연결되어 칩의 크기로의 신호 전달 경로를 이루며, 직선의 형태이고, 그의 일부분에는 디프레스 공정에 의하여 형성된 돌출부를 갖는 리드 프레임과, 상기 반도체 칩과 이에 연결된 리드 프레임을 봉지하며, 상기 리드 프레임의 돌출부 표면이 그의 외부로 노출되도록 형성된 패키지 몸체로 이루어지며, 노출된 리드 프레임의 돌출부에 솔더 볼을 부착시키고, 이를 이용하여 기판에 실장하도록 된 것을 특징으로 한다.

Description

칩 크기의 패키지
본 고안은 반도체 장치에 관한 것으로, 특히, 칩 크기의 패키지에 관한 것이다.
최근, 각종 전기, 전자 제품의 크기가 소형화되는 추세에 따라 한정된 크기의 기판에 보다 많은 수의 칩을 실장하으로써 소형이면서도 고용량을 달성하고자 하는 연구가 전개되고 있으며, 이에 따라, 기판 상에 실장되는 반도체 패키지의 크기 및 두께가 점차 감소되고 있는 실정이다.
그 한 예로서, 제1도는 반도체 패키지의 경, 박, 단, 소화를 이룬 엘오씨(LOC)구조의 칩 크기의 패키지(CSP : Chip Size Package)를 도시한 도면으로서, 도시된 바와 같이, 반도체 칩(1)의 액티브면에는 이 칩(1)의 외부로의 신호 전달 경로를 이루는 다수개의 리드(2)들이 록(LOC) 테이프(3)에 의해 부착되고 이러한 리드(2)들은 상기 반도체 칩(1)의 액티브면에 구비된 다수개의 본딩 패드들(1a)과 금속 와이어(4)에 의해 전기적으로 접속된다. 또한, 반도체 칩(1) 및 이에 금속 와이어에 의해 전기적으로 연결된 리드들(2)은 이들을 보호하기 위한 실링 레진(5)에 의해 감싸져 있다.
한편, 상기와 같은 구조에서 레진(5)에 의해 성형되는 패키지 몸체의 바닥면 양측으로 리드(2)의 일부가 노출되어 있으며, 이와 같이 패키지로부터 그의 외부로 노출된 리드(2)를 이용하여 기판에 실장하도록 되어 있다.
상기에서 칩 크기의 패키지는 통상적으로 알려지고 있는 반도체 패키지, 즉, 칩의 전체면을 수지로 몰딩하여 구성하는 반도체 패키지에 비하여 몰딩 두께 및 크기를 작게 할 수 있기 때문에 패키지의 경박단소형화를 이룰 수 있으며, 이에 따라, 실장 효율을 향상수 있고, 최근의 전기, 전자 제품의 소형화 추세에 유리하게 대응할 수 있는 장점을 가진다.
그러나, 상기와 같은 종래 기술에 따른 칩 크기의 패키지는 반도체 칩과 리드들은 금속 와이어에 의해 전기적으로 연결되기 때문에 금속 와이어의 루프로 인한 전체적인 패키지의 두께를 감소시키는데 한계가 있다. 또한, 패키지의 외부로 노출된 리드부분을 이용하여 기판에 실장시키고자 할 때, 솔더링이 잘못된 경우에는 기판과 리드의 밀착성으로 인하여 재가공 공정이 어려운 문제점이 있었다.
따라서, 본 고안의 목적은 반도체 칩과 리드와의 전기적 연결시 반도체 칩의 본드 패드 상에 도전성 범프를 형성하고, 이를 이용하여 반도체 칩과 리드를 전기적으로 연결함으로써 전체적인 패키지의 두께를 감소시킬 수 있는 칩 크기의 패키지를 제공하는 데 있다.
또한, 본 고안의 목적은 패키지의 외부로 노출된 리드 부분에서 솔더 볼을 형성하고, 이를 이용하여 패키지를 기판 상에 실장시킴으로써, 솔더링 공정에서 불량이 발생될지라도 손쉽게 재가공 공정을 실시할 수 있는 칩 크기의 패키지를 제공하는 데 있다.
제1도는 종래 기술에 따른 칩 크기의 패키지를 설명하기 위한 도면.
제2도는 본 고안에 따른 칩 크기의 패키지를 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 칩 12 : 리드 프레임
13 : Au 범프 14 : 패키지 몸체
15 : 솔더 볼
상기와 같은 목적은 달성하기 위한 본 고안의 칩 크기의 패키지는 도전성 범프가 형성된 다수개의 본딩 패드들이 구비되어 있는 반도체 칩과, 상기 칩의 본딩 패드에 형성된 도전성 범프에 의해 전기적으로 연결되어 칩의 외부로의 신호 전달경로를 이루며, 직선의 형태이고, 그의 일부분에는 디프레스 공정에 의하여 형성된 돌출부를 갖는 리드 프레임과, 상기 반도체 칩과 이에 연결된 리드 프레임을 봉지하며, 상기 리드 프레임의 돌출부 표면이 그의 외부로 노출되도록 형성된 패키지 몸체로 이루어지며, 노출된 리드 프레임의 돌출부에 솔더 볼을 부착시키고, 이를 이용하여 기판에 실장하도록 된 것을 특징으로 한다.
본 고안에 따르면, 범프를 사용하여 반도체 칩과 리드 프레임을 연결하기 때문에 금속 와이어를 이용하여 칩과 리드 프레임을 연결하는 통상의 패키지에 비해 상기 패키지의 전체적인 두께를 더욱 얇게 할 수 있다.
[실시예]
이하, 도 2을 참조하여 본 고안을 보다 상세하게 설명한다.
도 2는 본 고안에 따른 칩 크기의 패키지를 설명하기 위한 도면으로서, 도시된 바와 같이, 집적회로가 구비된 반도체 칩(11)은 그의 본드 패드(도시되지 않음)상에 도전성 범프(13)가 형성되어 있으며, 도전성 범프(13)로서는 Au와 같은 금속이 사용되고, 약 50μm 미만의 두께로 형성된다. 또한, 반도체 칩(11)과 연결되어 상기 반도체 칩(11)의 외부와 신호 전달 경로를 이루는 리드 프레임(12)은 일직선의 형태로 제작되며, 특히, 디프레스(DEPRESS) 공정에 의해 그의 소정 부분에 돌출부가 구비되도록 제작된다.
상기와 같이 돌출부가 구비된 리드 프레임(12)은 반도체 칩(11)의 본드 패드에 형성된 Au범프(13)에 의해 상기 반도체 칩(11)과 전기적으로 연결되어 상기 반도체 칩(11)의 외부와의 신호 전달 경로를 이룬다. 여기서, 반도체 칩(11)과 리드 프레임(13)은 Au범프(13)에 의해 전기적으로 연결되기 때문에 금속 와이어에 의해 반도체 칩과 리드 프레임을 연결하는 통상의 반도체 패키지에 비해 전체적인 패키지의 두께를 감소시키게 된다.
계속해서, 반도체 칩(11)과 그의 본드 패드에 형성된 Au범프(13)에 의해 전기적으로 연결된 리드 프레임(2)은 레진(Resin)에 의해 봉지되어 패키지 몸체(14)를 이루게 되며, 이때, 반도체 몸체(14)는 리드 프레임(12)의 돌출부 표면이 그의 외부로 노출되도록 형성된다.
또한, 패키지 몸체(14)로부터 노출된 리드 프레임(12)의 돌출부에는 솔더 볼(15)이 형성되며, 후속 공정인 패키지를 기판 상에 붙이는 실장 공정에서 상기와 같이 리드 프레임(12)의 돌출부에 형성시킨 솔더 볼(15)를 이용하여 소정의 회로 패턴이 구비된 인쇄회로기판(도시되지 않음)상에 상기와 같은 칩 크기의 패키지가 실장되도록 한다.
상기에서, 칩 크기의 패키지는 솔더볼을 사용하여 상기 패키지를 기판 상에 실장시키기 때문에 기판과 패키지 사이에 솔더볼의 두께만큼의 간격을 유지할 수 있다. 따라서, 리드를 기판 상에 직접 솔더링 하는 종래의 패키지에 비해 솔더링 공정의 불량이 발생된 경우에서도 재가공 공정이 가능하며, 손쉽게 패키지의 교체 작업을 실시할 수 있게 된다.
이상에서와 같이, 본 고안의 칩 크기의 패키지는 도전성 범프를 사용하여 반도체 칩과 리드 프레임을 연결하기 때문에 전체적으로 더 얇은 패키지를 제조할 수 있으며, 솔더 볼을 이용하여 인쇄회로기판에 상기 패키지를 실장함으로써 솔더 볼의 높이만큼 기판과 패키지와의 간격을 유지시켜 패키지의 열방출 능력을 향상시킬 수 있다. 또한, 기판상에 패키지를 실장시키기 위하여 솔더 볼을 이용하기 때문에 실장 불량을 줄이고, 패키지를 교환하는 등의 재작업이 용이하다.
한편, 여기에서는 본 고안의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 실용신안등록 청구의 범위는 본 고안의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (3)

  1. 다수개의 본딩 패드가 구비된 반도체 칩 ; 상기 반도체 칩의 본딩 패드에 형성된 도전성 범프 ; 상기 반도체 칩의 본딩 패드 형성면가 대향, 배치되어, 상기 도전성 범프를 매개로 반도체 칩의 본딩 패드에 전기적으로 연결되며, 하부를 향해 돌출부가 형성된 리드 프레임 ; 상기 리드 프레임의 돌출부만이 노출되도록, 전체 결과물을 봉지하는 패키지 몸체 ; 및 상기 패키지 몸체로부터 노출된 리드 프레임의 돌출부에 형성된 솔더 볼을 포함하는 것을 특징으로하는 칩 크기의 패키지.
  2. 제1항에 있어서, 상기 도전성 범프의 재질은 금인 것을 특징으로 하는 칩 크기의 패키지.
  3. 제2항에 있어서, 상기 금 재질의 범프 높이는 50μm 미만인 것을 특징으로 하는 칩 크기의 패키지.
KR2019970016156U 1997-06-27 1997-06-27 칩 크기의 패키지 Expired - Lifetime KR200172710Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970016156U KR200172710Y1 (ko) 1997-06-27 1997-06-27 칩 크기의 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970016156U KR200172710Y1 (ko) 1997-06-27 1997-06-27 칩 크기의 패키지

Publications (2)

Publication Number Publication Date
KR19990002582U KR19990002582U (ko) 1999-01-25
KR200172710Y1 true KR200172710Y1 (ko) 2000-03-02

Family

ID=19504276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970016156U Expired - Lifetime KR200172710Y1 (ko) 1997-06-27 1997-06-27 칩 크기의 패키지

Country Status (1)

Country Link
KR (1) KR200172710Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지

Also Published As

Publication number Publication date
KR19990002582U (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
KR100194747B1 (ko) 반도체장치
US6864588B2 (en) MCM package with bridge connection
US7015591B2 (en) Exposed pad module integrating a passive device therein
US6894904B2 (en) Tab package
KR0157857B1 (ko) 반도체 패키지
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
KR200172710Y1 (ko) 칩 크기의 패키지
KR100331070B1 (ko) 칩싸이즈반도체패키지의 구조 및 그 제조 방법
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR100230921B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
JP3545171B2 (ja) 半導体装置
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100226106B1 (ko) 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법
KR20030033706A (ko) 플립칩 패키지
KR20030025481A (ko) 플립칩 반도체패키지 및 그의 제조방법
KR200313831Y1 (ko) 바텀리드패키지
KR20000001410A (ko) 볼그리드어레이 패키지
KR20020031881A (ko) 반도체 패키지 및 그 제조방법
KR20000002808A (ko) 볼 그리드 어레이 패키지 및 그의 제조방법
KR950000516B1 (ko) 반도체 조립장치
KR100230922B1 (ko) CSP(Chip Scale Package; 칩 스케일 패키지)의 구조 및 제조방법
KR19980082181A (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
JPH1070150A (ja) Ｃｓｐ型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19970627

UA0201 Request for examination

Patent event date: 19970627

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19990528

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19990916

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19991213

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19991214

UG1601 Publication of registration
UR1001 Payment of annual fee

Payment date: 20021120

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 20031119

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 20041119

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 20051116

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 20061122

Start annual number: 8

End annual number: 8

UR1001 Payment of annual fee

Payment date: 20071120

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20081125

Year of fee payment: 10

UR1001 Payment of annual fee

Payment date: 20081125

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee