[go: up one dir, main page]

KR100230921B1 - CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법 - Google Patents

CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법 Download PDF

Info

Publication number
KR100230921B1
KR100230921B1 KR1019960043842A KR19960043842A KR100230921B1 KR 100230921 B1 KR100230921 B1 KR 100230921B1 KR 1019960043842 A KR1019960043842 A KR 1019960043842A KR 19960043842 A KR19960043842 A KR 19960043842A KR 100230921 B1 KR100230921 B1 KR 100230921B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
csp
package
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019960043842A
Other languages
English (en)
Other versions
KR19980025622A (ko
Inventor
이선구
Original Assignee
황인길
아남산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업주식회사 filed Critical 황인길
Priority to KR1019960043842A priority Critical patent/KR100230921B1/ko
Publication of KR19980025622A publication Critical patent/KR19980025622A/ko
Application granted granted Critical
Publication of KR100230921B1 publication Critical patent/KR100230921B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 CSP(Chip Scale Package : 칩 스케일 패키지)의 구조 및 제조방법에 관한 것으로, 반도체 패키지의 크기를 반도체칩의 크기로 형성함으로서, 반도체 패키지의 크기를 축소하여 경박단소화 함은 물론, 고집적화 및 고성능화 할 수 있도록 된 것이다.

Description

CSP(Chip Scale Package : 칩 스케일 패키지)의 구조 및 제조방법
본 발명은 CSP(Chip Scale Package; 칩 스케일 패키지)의 구조 및 제조방법에 관한 것으로, 더욱 상세하게는 반도체 패키지의 크기를 반도체칩의 크기로 형성함으로서, 반도체 패키지의 크기를 축소하여 경박단소화 함은 물론, 고접적화 및 고성능화 할 수 있도록 된 CSP(Chip Scale Package; 칩 스케일 패키지)의 구조 및 제조방법에 관한 것이다.
일반적으로 반도체 패키지는 그 종류에 따라 수지밀봉 패키지, TCP(Tape Carrier Package)패키지, 글래스 밀봉 패키지, 금속 밀봉 패키지 등이 있다. 이와 같은 반도체 패키지는 실장방법에 따라 삽입형과 표면실장(Surface Mount Technology, SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array) 등이 있다.
최근에는 전자제품의 소형화에 따라 인쇄회로기판의 부품 장착도를 높이기 위해서 삽입형 반도체 패키지보다는 표면실장형 반도체 패키지가 널리 사용되고 있는데, 이러한 종래의 패키지에 대한 구조를 도1과 도2를 참조하여 QFP와, BGA 패키지에 대하여 설명하면 다음과 같다.
도1은 종래의 일반적인 반도체 패키지의 QFP로서, 그 구조는 전자회로가 집적되어 있는 반도체칩(11)과, 상기 반도체칩(11)이 에폭시(16)에 의해 부착되는 탑재판(15)과, 상기 반도체칩(11)의 신호를 외부로 전달할 수 있는 다수의 리드(12)와, 상기 반도체칩(11)과 리드(12)를 연결시켜 주는 와이어(13)와, 상기 반도체칩(11)과 그 외 주변구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 봉지수지(14)로 이루어지는 것이다.
이러한 구성에 의한 종래의 QFP는 반도체칩(11)으로부터 출력된 신호가 와이어(13)를 통해 리드(12)로 전달되며, 상기 리드(12)는 마더보드에 연결되어 있어 리드(12)로 전달된 신호가 마더보드를 주변소자로 전달된다. 주변소자에서 발생된 신호가 반도체칩(11)으로 전달되는 경우에는 위에서 설명한 경로의 역순으로 신호가 전달되는 것이다.
그러나, 상기의 QFP는 반도체칩이 점차적으로 고성능화되어 가면서 핀의 수가 더욱 더 많아지게 되는데 비하여, 핀과 핀 사이의 거리를 일정치 이하로 좁히는 것은 기술적으로 어려움이 있기 때문에 많은 핀을 모두 수용하기 위해서는 패키지가 커지게 되는 단점이 있다. 이것은 반도체 패키지의 소형화 추세에 역행하는 결과를 낳는 문제점이 있는 것이다.
이와 같이 다핀화에 따른 기술적 요구를 해결하기 위해서 등장한 것이 BGA 패키지로서, 이는 입출력 수단으로서 반도체 패키지의 일면전체에 융착된 솔더볼을 이용함으로써 QFP 보다 많은 수의 입출력 신호를 수용할 수 있음은 물론, 그 크기도QFP 보다 작게 형성된 것이다.
이러한 BGA 패키지의 구성은 도2에 도시된 바와 같이 표면에 회로패턴(25a)이 형성되고, 이 회로패턴(25a)을 보호하기 위해 솔더마스크(25b)가 코팅된 회로기판(25)과, 상기 회로기판(25)의 상면 중앙에 부착된 반도체칩(21)과, 상기 반도체칩(21)과 상기 회로기판(25)의 회로패턴(25a)을 전기적으로 연결하여 신호를 전달하는 와이어(23)와, 상기 회로기판(25)의 회로패턴(25a)에 융착되어 외부로 신호를 전달하는 솔더볼(22)과, 상기 반도체칩(21)과 그 외 주변구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 봉지수지(24)로 구성되는 것이다.
이러한 구성의 BGA 패키지는 반도체칩(21)으로부터 출력된 신호가 와이어(23)를 통해서 회로패턴(25a)으로 전달되며, 상기 회로패턴(25a)으로 전달된 신호는 여기에 융착되어 있는 솔더볼(22)을 통하여 마더보드로 전달되어 주변소자로 전달된다. 주변소자에서 발생된 신호가 반도체칩(21)으로 전달되는 경우에는 위에서 설명한 경로의 역순으로 신호가 전달되는 것이다.
그러나, 이러한 BGA 패키지는 내부에 내장된 반도체칩의 크기에 비해서 패키지의 크기가 몇 배 이상 크기 때문에 전자제품들을 소형화시키기에는 한계가 있었던 것이다. 또한, 상기의 BGA 패키지는 회로기판이 고가이므로 제품의 가격이 상승되는 요인이 됨은 물론, 상기 회로기판을 통해서 습기가 침투됨으로써 크랙이 발생하게 되는 문제점이 있다.
이와 같은 문제점을 해결하기 위하여, BGA 방식이 아니면서도 기판 접속리드를 패키지의 외부로 돌출 시키지 않고 패키지의 하면으로 노출시킴으로써 실장면적을 줄임과 동시에, 반도체 패키지의 크기를 반도체칩의 크기로 형성하여 패키지를 경박단소화 한 BLP(Bottom Leaded Package)형 CSP(Chip Scale Package)가 도3에 도시되어 있다.
이러한 종래의 BLP의 CSP의 구조는 전자회로가 집적되어 있는 반도체칩 (31)과, 상기 반도체칩(31)을 지지함과 아울러 반도체칩(31)의 신호를 외부로 전기적 접속 경로를 이루는 리드(32)와, 상기 반도체칩(31)을 전기적으로 연결시키는 와이어(33)와, 상기의 반도체칩(31), 리드(32) 및 와이어(33)를 외부 환경으로부터 보호하기 위한 봉지수지(34)를 포함하며, 상기의 리드(32)는 내측으로 봉지수지(34)의 저면에 노출되도록 리드(32)를 절곡 형성하여서 된 것이다.
그러한 BLP형 CSP는 반도체칩(31)을 전기적으로 연결시키는 와이어(33)의 루프(Loop)의 높이 만큼 패키지의 두께가 두껍게 되고, 상기 와이어(33)를 리드(32)에 본딩하기 위한 본딩 에리어(Bonding Area) 만큼의 면적이 필요함으로서 패키지의 크기가 커지게 되는 등의 단점이 있어 CSP로 적합하지 못한 것이다. 또한, 상기의 BLP는 반도체칩(31)의 전기적인 신호를 와이어(33)를 통하여 연결시킴으로서 와이어(33) 길이 만큼의 경로가 길게 되어 동작 속도를 저하시키는 것이다.
도4는 종래의 CSP로서, 그 구조는 전자회로가 집적되어 있는 반도체칩(41)과, 상기 반도체칩(41)의 신호를 외부로의 전기적 접속 경로를 이루는 리드(42)와, 상기 반도체칩(41)을 전기적으로 연결시키는 범프(43)와, 상기의 반도체칩(41), 리드(42) 및 범프(43)를 외부환경으로부터 보호하기 위한 봉지수지(44)를 포함하며, 상기의 리드(42)는 내측으로 봉지수지(44)의 저면에 노출되도록 리드(42)를 절곡 형성하여서 된 것이다.
그러나, 상기한 CSP는 리드(42)를 절곡 형성한 상태의 패키지이므로 리드(42)의 절곡부 만큼 패키지의 두께 및 면적이 커지게 되어 CSP에 적합하지가 않은 것이다. 또한, 리드(42)를 절곡 형성하기 위한 공정상의 어려움이 있는 것이다.
본 발명의 목적은 이와 같은 문제점을 해결하기 위하여 발명된 것으로서, 반도체칩의 신호인출패드를 직접 리드에 연결하여 전기적인 신호를 전달하도록 하고, 리드의 절곡부를 없앰으로서 반도체 패키지의 크기를 반도체칩의 크기로 한 CSP의 구조 및 제조방법을 제공함에 있다.
제1도는 종래의 일반적인 반도체 패키지의 구조를 나타낸 단면도.
제2도는 종래의 BGA 패키지의 구조를 나타낸 단면도.
제3도는 종래의 BLP형 CSP의 구조를 나타낸 단면도.
제4도는 종래의 CSP의 구조를 나타낸 단면도.
제5도는 본 발명에 따른 CSP의 구성을 나타낸 단면도.
제6도는 본 발명에 따른 CSP가 마더보드에 실장된 상태를 나타낸 단면도.
제7도는 본 발명에 따른 CSP의 실시예를 나타낸 단면도.
제8도는 이방성전도필름의 구조를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
51 : 반도체칩 52 : 리드
53 : 범프 54 : 봉지수지
55 : 이방성전도필름(Anisotropic Conductive Film)
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명에 따른 CSP(Chip Scale Package; 칩 스케일 패키지)를 나타낸 단면도이고, 도6은 본 발명에 따른 CSP를 마더보드에 실장한 상태의 단면도로서 그 구조는 전자회로가 집적되어 있는 반도체칩(51)과, 상기 반도체칩(51)의 신호를 전기적 접속시키는 범프(53)와, 상기 범프(53)에 연결되어 반도체칩(51)의 신호를 외부로 전달하는 리드(52)와, 상기의 반도체칩(51), 범프(53) 및 리드(52)를 외부환경으로부터 보호하기 위하여 감싸진 봉지수지(54)로 이루어지는 반도체 패키지에 있어서, 상기 리드(52)는 봉지수지(54)의 측면으로 돌출 됨이 없이 봉지수지(54)의 저면으로 노출되고, 상기 범프(53)와 리드(52)는 이방성전도필름 (55; Anisotropic Conductive Film)에 의해 전기적으로 연결된 것을 특징으로 한다.
도7은 본 발명에 따른 CSP의 실시예를 나타낸 단면도로서, 그 구성은 본 발명의 구성에서 반도체칩(51)의 상면을 봉지수지(54)의 외부로 노출시킨 것이다. 이와 같이 반도체칩(51)의 상면을 외부로 노출시키면, 상기 반도체칩(51)의 회로 동작시 발생되는 열을 효율적으로 외부로 방출시킴으로 패키지의 성능을 향상시킬 수 있다.
상기에 있어서, 범프(53)와 리드(52)를 전기적으로 연결하는 이방성전도필름 (55; Anisotropic Conductive Film)은 도8에 도시된 바와 같이 대략 50㎛ 두께로 된 접착필름(55a)의 내부에 대략 5㎛의 직경으로 된 수백개의 금속성알맹이(55b)에 폴리머(Polymer)가 코팅되어 있는 것으로, 이러한 이방성전도필름(55)은 열압착시 압착된 부분은 열로 인하여 금속성알맹이(55b)에 코팅된 폴리머가 녹게 되어 통전상태를 유지하고, 그 외 부분은 절연상태를 유지하는 것이다. 이때, 범프(53)의 사이즈는 30㎛으로 형성되는 것이 가장 이상적이다.
상기와 같이 구성된 본 발명의 CSP는 반도체칩(51)의 크기로 반도체 패키지를 형성할 수 있는 것으로, 그 작용은 반도체칩(51)으로부터 출력된 신호가 범프(53)를 통해서 리드(52)로 직접 전달되며, 상기 리드 (52)로 전달된 신호는 마더보드(56 : Mother Board)로 전달되어 주변소자로 전달된다. 주변소자에서 발생된 신호가 반도체칩(51)으로 전달되는 경우에는 위에서 설명한 경로의 역순으로 신호가 전달되는 것이다.
이와 같은 본 발명의 CSP 제조방법은, 전자회로가 집적되어 있는 반도체칩(51)의 신호를 전기적 접속시키는 범프(53)를 형성하는 단계와, 상기의 범프(53)에 연결되어 반도체칩(51)의 신호를 외부로 전달하는 리드(52)를 제공하는 단계와, 상기 리드(52)와 범프(53) 사이에 이방성전도필름(55; Anisotropic Conductive Film)을 개재하여 열압착에 의해 상기 리드(52)와 범프(53)를 전기적 연결시키는 단계와, 상기 반도체칩(51)과 범프(53) 및 리드(52)를 포함하여 외부환경으로부터 보호하도록 봉지수지(54)로 몰딩하는 단계와, 상기의 봉지수지(54) 측면으로 돌출되는 리드(52)를 절단하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기한 제조방법에 의해 형성되는 본 발명의 CSP는 반도체칩의 크기로 패키지의 크기를 축소하여 경박단소화 함은 물론, 고집적화 및 고성능화 할 수 있는 패키지이다.
이상의 설명에서와 같은 본 발명의 CSP에 의하면, 반도체 패키지의 크기를 반도체칩의 크기로 형성함으로서, 반도체 페키지의 크기를 축소하여 경박단소화 함은 물론, 고집적화 및 고성능화 할 수 있는 효과가 있다.

Claims (3)

  1. 전자회로가 집적되어 있는 반도체칩과, 상기 반도체칩의 신호를 전기적 접속시키는 범프와, 상기 범프에 연결되어 반도체칩의 신호를 외부로 전달하는 리드와, 상기의 반도체칩, 범프 및 리드를 외부환경으로부터 보호하기 위하여 감싸진 봉지수지로 이루어지는 반도체 패키지에 있어서, 상기 리드는 봉지수지의 측면으로 돌출 됨이 없이 봉지수지의 전면으로 노출되고, 상기 범프와 리드는 이방성전도필름(Anisotropic Conductive Film)에 의해 전기적으로 연결된 것을 특징으로 하는 CSP(Chip Scale Package; 칩 스케일 패키지)의 구조.
  2. 제1항에 있어서, 상기 반도체칩의 상면은 열방출의 효과를 극대화하도록 봉지수지의 외부로 노출되어 있는 것을 특징으로 하는 CSP(Chip Scale Package; 칩 스케일 패키지)의 구조.
  3. 전자회로가 집적되어 있는 반도체칩의 신호를 전기적 접속시키는 범프를 형성하는 단계와, 상기 범프에 연결되어 반도체칩의 신호를 외부로 전달하는 리드를 제공하는 단계와, 상기 리드와 범프 사이에 이방성전도필름(Anisotropic Conductive Film)을 개재하여 열압착에 의해 상기 리드와 범프를 전기적 연결시키는 단계와, 상기 반도체칩과 범프 및 리드를 포함하여 외부 환경으로부터 보호하도록 봉지수지로 몰딩하되, 상기 리드의 저면은 외부로 노출되도록 봉지수지로 몰딩하는 단계와,
    상기의 봉지수지 측면으로 돌출되는 리드를 절단하는 단계를 포함하여 이루어지는 것을 특징으로 하는 CSP(Chip Scale Package : 칩 스케일 패키지)의 제조방법.
KR1019960043842A 1996-10-04 1996-10-04 CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법 Expired - Lifetime KR100230921B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960043842A KR100230921B1 (ko) 1996-10-04 1996-10-04 CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043842A KR100230921B1 (ko) 1996-10-04 1996-10-04 CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법

Publications (2)

Publication Number Publication Date
KR19980025622A KR19980025622A (ko) 1998-07-15
KR100230921B1 true KR100230921B1 (ko) 1999-11-15

Family

ID=19476141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043842A Expired - Lifetime KR100230921B1 (ko) 1996-10-04 1996-10-04 CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법

Country Status (1)

Country Link
KR (1) KR100230921B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100576889B1 (ko) * 2000-12-29 2006-05-03 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR20010069358A (ko) * 2001-03-14 2001-07-25 임종철 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03157959A (ja) * 1989-11-15 1991-07-05 Seiko Epson Corp 実装構造及び製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03157959A (ja) * 1989-11-15 1991-07-05 Seiko Epson Corp 実装構造及び製造方法

Also Published As

Publication number Publication date
KR19980025622A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US6278177B1 (en) Substrateless chip scale package and method of making same
KR100789306B1 (ko) 반도체 모듈
US5849609A (en) Semiconductor package and a method of manufacturing thereof
KR100230921B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
KR100230922B1 (ko) CSP(Chip Scale Package; 칩 스케일 패키지)의 구조 및 제조방법
US6624008B2 (en) Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof
KR100379083B1 (ko) 리드온칩에어리어어레이범프드반도체패키지
KR100233864B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
KR100258603B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체패키지의 입출력 단자용 랜드형성 방법 및 그 구조를 포함하는 반도체 패 키지
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR200172710Y1 (ko) 칩 크기의 패키지
KR100342812B1 (ko) 접지선및전원선을구비한에어리어어레이범프드반도체패키지
KR20020031881A (ko) 반도체 패키지 및 그 제조방법
KR100196992B1 (ko) 리드 프레임 및 이를 구비한 칩 스케일 패키지
KR20010009995A (ko) 요홈이 구비된 기판을 포함하는 반도체 패키지
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100381840B1 (ko) 반도체패키지의저면으로솔더볼이융착된리드프레임제조방법
KR950003906B1 (ko) 탭 패키지
KR100567045B1 (ko) 반도체 패키지
KR20020057358A (ko) 멀티칩 모듈 패키지 및 제조방법
KR20000000575A (ko) 파인 피치 비지에이 패키지와 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961004

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961004

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990210

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990524

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990825

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990826

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020827

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030825

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040819

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050817

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060816

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070813

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080820

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090824

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100824

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20110817

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20120813

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20130823

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20140820

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20150812

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20150812

Start annual number: 17

End annual number: 17

FPAY Annual fee payment

Payment date: 20160819

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20160819

Start annual number: 18

End annual number: 18

EXPY Expiration of term
PC1801 Expiration of term