JPH0496374A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0496374A JPH0496374A JP21471390A JP21471390A JPH0496374A JP H0496374 A JPH0496374 A JP H0496374A JP 21471390 A JP21471390 A JP 21471390A JP 21471390 A JP21471390 A JP 21471390A JP H0496374 A JPH0496374 A JP H0496374A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- base layer
- base
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
加速された高エネルギのホットキャリアを用いた半導体
装置に関し、 電流利得が大きく、かつベース層の抵抗が低い半導体装
置を提供することを目的とし、コレクタ層と、前記コレ
クタ層にオーミック接触したコレクタ電極と、前記コレ
クタ層上に形成されたコレクタバリア層と、前記コレク
タバリア層上に形成されたベース層と、前記ベース層に
オ−ミック接触したベース電極と、前記ベース層にショ
ットキー接合され、前記ベース層に空乏層を形成するエ
ミッタ電極とを有するように構成する。
装置に関し、 電流利得が大きく、かつベース層の抵抗が低い半導体装
置を提供することを目的とし、コレクタ層と、前記コレ
クタ層にオーミック接触したコレクタ電極と、前記コレ
クタ層上に形成されたコレクタバリア層と、前記コレク
タバリア層上に形成されたベース層と、前記ベース層に
オ−ミック接触したベース電極と、前記ベース層にショ
ットキー接合され、前記ベース層に空乏層を形成するエ
ミッタ電極とを有するように構成する。
［産業上の利用分野］
本発明は、加速された高エネルギのホットキャノアを用
いた半導体装置に関する。
いた半導体装置に関する。
［従来の技術〕
ホットエレクトロントランジスタ（ＨＥＴ）は、高エネ
ルギ電子（ホットエレクトロン）のベース層への注入に
よるパリスティック伝導を利用したデバイスであり、超
高速動作が実現可能であるものとして注目されている。
ルギ電子（ホットエレクトロン）のベース層への注入に
よるパリスティック伝導を利用したデバイスであり、超
高速動作が実現可能であるものとして注目されている。
従来のホットエレクトロントランジスタを第３図に示す
。
。
ＩｎＰ基板１０上に約３００ｎｍ厚で不純物源度が５Ｘ
１０ ｃｍ のｎ ＩｎＧａＡｓコレクタ層
１２が形成されている。ｎ−ＩｎＧａＡｓコレクタ層１
２の段部にはオーミック接触されたＣ ｒ ／ Ａ ｕ
のコレクタ電極１４が設けられている。ｎ−ＩｎＧａＡ
ｓコレクタ層１２上には、約２００ｎｍ厚のｉ−Ｉ ｎ
（ＡＩＧａ）Ａｓコレクタバリ７層１６を介して、約
３０ｎｍ厚で不純物濃度が１×１０１８ −３のｎ−Ｉ
ｎＧａＡｓ ｍ ベース層１８が形成されている。ｎ−１ｎＧａＡＳベ一
ス層１８の段部にはオーミック接触されたＣ ｒ ／
Ａ ｕのベース電極２０が設けられている。
１０ ｃｍ のｎ ＩｎＧａＡｓコレクタ層
１２が形成されている。ｎ−ＩｎＧａＡｓコレクタ層１
２の段部にはオーミック接触されたＣ ｒ ／ Ａ ｕ
のコレクタ電極１４が設けられている。ｎ−ＩｎＧａＡ
ｓコレクタ層１２上には、約２００ｎｍ厚のｉ−Ｉ ｎ
（ＡＩＧａ）Ａｓコレクタバリ７層１６を介して、約
３０ｎｍ厚で不純物濃度が１×１０１８ −３のｎ−Ｉ
ｎＧａＡｓ ｍ ベース層１８が形成されている。ｎ−１ｎＧａＡＳベ一
ス層１８の段部にはオーミック接触されたＣ ｒ ／
Ａ ｕのベース電極２０が設けられている。
ｎ−ＩｎＧａＡｓベース層１８上には約ＩＱｎｍ厚の１
−ＩｎＡＩＡｓエミッタバリア層２２を介して約２００
ｎｍ厚のｎ−ＩｎＧａＡｓエミツタ層２４が形成され
ている。ｎ−ＩｎＧａＡｓエミツタ層２４上にはオーミ
ック接触されたＣ ｒ 、／ ＡＵのエミッタ電極２６
が設けられている。
−ＩｎＡＩＡｓエミッタバリア層２２を介して約２００
ｎｍ厚のｎ−ＩｎＧａＡｓエミツタ層２４が形成され
ている。ｎ−ＩｎＧａＡｓエミツタ層２４上にはオーミ
ック接触されたＣ ｒ 、／ ＡＵのエミッタ電極２６
が設けられている。
エミッタ電極２６から注入されたエレクトロンはエミッ
タバリア層２０をトンネリングしたホットエレクトロン
はベース層１８中を散乱を受けながら通過する。コレク
タバリア層１６を越えるエネルギを有するエレクトロン
はコレクタ層１２に到達してコレクタ電流となる。
タバリア層２０をトンネリングしたホットエレクトロン
はベース層１８中を散乱を受けながら通過する。コレク
タバリア層１６を越えるエネルギを有するエレクトロン
はコレクタ層１２に到達してコレクタ電流となる。
：発明が解決しようとする課題］
電流利得を大きくするためには、ベース層１８を薄くし
たり、ベース層１８の不純物濃度を低くしてコレクタ層
１２に到達するエレクトロンを多くすれはよい、しかし
ながら、ベース層１８を薄くしたり、不純物濃度を低く
すると、ベース層１８自身か高抵抗になるという問題か
あった。逆に、ベース層１８の抵抗を低くしようとして
ベース層１８を厚くしたり、その不純物濃度を高くする
と電流利得を大きくすることができないという問題があ
った。
たり、ベース層１８の不純物濃度を低くしてコレクタ層
１２に到達するエレクトロンを多くすれはよい、しかし
ながら、ベース層１８を薄くしたり、不純物濃度を低く
すると、ベース層１８自身か高抵抗になるという問題か
あった。逆に、ベース層１８の抵抗を低くしようとして
ベース層１８を厚くしたり、その不純物濃度を高くする
と電流利得を大きくすることができないという問題があ
った。
本発明の目的は、電流利得が大きく、かつベース層の抵
抗が低い半導体装置を提供することにある。
抗が低い半導体装置を提供することにある。
［課晒を解決するための手段］
上記目的は、コレクタ層と、前記コレクタ層にオーミッ
ク接触したコレクタ電極と、前記コレクタ層上に形成さ
れたコレクタバリア層と、前記コレクタバリア層上に形
成されたベース層と、前記ベース層にオーミック接触し
たベース電極と、前記ベース層にショットキーＦ−接合
され、前記ベース層に空乏層を形成するエミッタ電極と
を有することを特徴とする半導体装置によって達成され
る。
ク接触したコレクタ電極と、前記コレクタ層上に形成さ
れたコレクタバリア層と、前記コレクタバリア層上に形
成されたベース層と、前記ベース層にオーミック接触し
たベース電極と、前記ベース層にショットキーＦ−接合
され、前記ベース層に空乏層を形成するエミッタ電極と
を有することを特徴とする半導体装置によって達成され
る。
二作用；
本発明によれば、ベース層にオーミック接触したベース
電極と、ショットキー接合されたエミ・ツタ電極を設け
なので、エミッタ電極下のベース層を実質的に薄くする
ことができ、高電流利得で低ベース抵抗の半導体装置を
実現することができる。
電極と、ショットキー接合されたエミ・ツタ電極を設け
なので、エミッタ電極下のベース層を実質的に薄くする
ことができ、高電流利得で低ベース抵抗の半導体装置を
実現することができる。
本発明の一実施例によるホットエレクトロントランジス
タを第１図を用いて説明する。
タを第１図を用いて説明する。
ＩｎＰ基板１０上に約３００ｎｍ厚で不純物源度が５Ｘ
１０ ｃｍ のｎ−ＩｎＧａＡｓコレクタ層１
２が形成されている。ｎ−ＩｎＧａＡｓコレクタ層１２
の段部にはオーミック接触されたＣ ｒ ／ Ａ ｕの
コレクタ電［！１４が設けられている。ｎ−ＩｎＧａＡ
ｓコレクタ層１２上には、約２００ｎｍ厚の１−Ｉｎ
（ＡＩＧａ）Ａｓ：Ｆレクタバリア層１６が形成されて
いる。
１０ ｃｍ のｎ−ＩｎＧａＡｓコレクタ層１
２が形成されている。ｎ−ＩｎＧａＡｓコレクタ層１２
の段部にはオーミック接触されたＣ ｒ ／ Ａ ｕの
コレクタ電［！１４が設けられている。ｎ−ＩｎＧａＡ
ｓコレクタ層１２上には、約２００ｎｍ厚の１−Ｉｎ
（ＡＩＧａ）Ａｓ：Ｆレクタバリア層１６が形成されて
いる。
ｉ−Ｉ ｎ （ＡＩＧａ）Ａｓコレクタバリア層１６上
には、不純物濃度がｌＸｌ０ ｃｍ の約１１
００ｎと従来より厚めのｎ−ＩｎＧａＡｓベース層１８
が形成されている。
には、不純物濃度がｌＸｌ０ ｃｍ の約１１
００ｎと従来より厚めのｎ−ＩｎＧａＡｓベース層１８
が形成されている。
ｎ−ＩｎＧａＡｓベース層１８の外側にはオーミック接
触されたＡ ｕ Ｇ ｅ ／ Ａ ｕのベース電極２０
が設けられている。
触されたＡ ｕ Ｇ ｅ ／ Ａ ｕのベース電極２０
が設けられている。
また、ｎ−ＩｎＧａＡＳｎＧａＡｓベース層３４ショッ
トキー接合されたＰ ｔ ／ Ａ ｕのエミッタ電極２
６が設けられている。エミッタ電極２６はｎ−ＩｎＧａ
Ａｓベース層１８と固相反応し、エミッタ電極２６下の
ｎ−ＩｎＧａＡｓベース層１８上部にＰｔＡｓの固相反
応層２８が形成される。
トキー接合されたＰ ｔ ／ Ａ ｕのエミッタ電極２
６が設けられている。エミッタ電極２６はｎ−ＩｎＧａ
Ａｓベース層１８と固相反応し、エミッタ電極２６下の
ｎ−ＩｎＧａＡｓベース層１８上部にＰｔＡｓの固相反
応層２８が形成される。
エミッタ電極２６とのショットキー接合により固相反応
層２８下には約３０〜５０ｎｍ厚程度の空乏層３０が形
成されるなめ、空乏層３０下のベース層１８は実質的厚
さが約２０〜３Ｑｎｍと非常に薄くなっている。このた
め、ホットエレクトロンがベース層１８で散乱されずコ
レクタ層１２に到達するエレクトロンが多くなり、電流
利得が向上する。 一方、エミッタ電極２６下以外の領
域のベース層１８は約１１００ｎと厚いので、ベース抵
抗を低く維持することかできる。
層２８下には約３０〜５０ｎｍ厚程度の空乏層３０が形
成されるなめ、空乏層３０下のベース層１８は実質的厚
さが約２０〜３Ｑｎｍと非常に薄くなっている。このた
め、ホットエレクトロンがベース層１８で散乱されずコ
レクタ層１２に到達するエレクトロンが多くなり、電流
利得が向上する。 一方、エミッタ電極２６下以外の領
域のベース層１８は約１１００ｎと厚いので、ベース抵
抗を低く維持することかできる。
このように本実施例によれはベース抵抗が低く電流利得
の大きいホ・ソトエレクトロントランジスタが実現でき
る。
の大きいホ・ソトエレクトロントランジスタが実現でき
る。
本発明の他の実施例によるホットホールトランジスタを
第２図を用いて説明する。第１図と同一の構成要素には
同一の符号を付して説明を省略又は簡略にする。
第２図を用いて説明する。第１図と同一の構成要素には
同一の符号を付して説明を省略又は簡略にする。
本実施例は高エネルギを有するホットホールをキャリア
とした、いわゆるホットホールトランジスタである。
とした、いわゆるホットホールトランジスタである。
ＩｎＰ基板１０上に約３００ｎｍ厚で不純物濃度が５×
１０１８ −３のｐ−ＩｎＧａＡｓコ ｍ レクタ層３２が形成されている。ｐ−ＩｎＧａＡＳコレ
クタ層３２の段部にはＣｒ 、／ Ａ ｕのコレクタ電
極１４が設けられている。コレクタ層３２上にはコレク
タバリア層１６を介して、不純物濃度がｌＸｌ０１８ｃ
ｍ ’の約１１００ｎ厚のＰ−Ｉ ｎＧａＡｓベース
層３４か形成されている。
１０１８ −３のｐ−ＩｎＧａＡｓコ ｍ レクタ層３２が形成されている。ｐ−ＩｎＧａＡＳコレ
クタ層３２の段部にはＣｒ 、／ Ａ ｕのコレクタ電
極１４が設けられている。コレクタ層３２上にはコレク
タバリア層１６を介して、不純物濃度がｌＸｌ０１８ｃ
ｍ ’の約１１００ｎ厚のＰ−Ｉ ｎＧａＡｓベース
層３４か形成されている。
ｐ −Ｉ ｎ Ｇ ａ Ａ ｓベース層３４の外側には
オーミック接触されなＡ ｕ Ｇ ｅ 、／ Ａ ｕの
ベース電極２０が設けられ、ｐ−１ｎＧａＡｓベ一ス層
３４の中央にはショットキー接合されたＡＩ又はＴｉ／
Ａｕのエミッタ電極２６が設けられている。
オーミック接触されなＡ ｕ Ｇ ｅ 、／ Ａ ｕの
ベース電極２０が設けられ、ｐ−１ｎＧａＡｓベ一ス層
３４の中央にはショットキー接合されたＡＩ又はＴｉ／
Ａｕのエミッタ電極２６が設けられている。
エミッタ電極２６とのショットキー接合によりベース層
３４には約３０〜５０ｎｍ程度の空乏層３０が形成され
るため、空乏層３０下のベース層３４は実質的厚さが約
２０〜３０ｎｍと非常に薄くなり、ホットホールがベー
ス層３０で散乱されずコレクタ層１２に到達するホール
が多くなる。
３４には約３０〜５０ｎｍ程度の空乏層３０が形成され
るため、空乏層３０下のベース層３４は実質的厚さが約
２０〜３０ｎｍと非常に薄くなり、ホットホールがベー
ス層３０で散乱されずコレクタ層１２に到達するホール
が多くなる。
一方、エミッタ電極２６下以外の領域のベース層３４は
約１１００ｎと厚いので、ベース抵抗を低く維持するこ
とができる。
約１１００ｎと厚いので、ベース抵抗を低く維持するこ
とができる。
このように本実施例によればベース抵抗が低く電流利得
の大きいホットホールトランジスタが実現できる。
の大きいホットホールトランジスタが実現できる。
本発明は上記実施例に限らす種々の変形か可能である。
例えば、上記実施例以外の半導体材料を用いた半導体装
置にも本発明を適用することかできる。
置にも本発明を適用することかできる。
また、半導体基板上にコレクタ層を設けることなく半導
体基板自身をコレクタ層にしてもよい。
体基板自身をコレクタ層にしてもよい。
［発明の効果コ
以上の通り、本発明によれば、電流利得か大きく、かつ
ベース層の抵抗の低い半導体装置を実現できる。
ベース層の抵抗の低い半導体装置を実現できる。
第１図は本発明の一実施例によるホットエレクトロント
ランジスタの断面図、 第２図は本発明の他の実施例によるホットホールトラン
ジスタの断面図、 第３図は従来のホットエレクトロントランジスタの断面
図である。 図において、 １０・・・ＩｎＰ基板 １２−ｎ−Ｉ ｎＧａＡｓ：ＩＦレクタ層１４・・・コ
レクタ電極 １６・−１−Ｉｎ （ＡＩＧａ）Ａｓコレクタバリア層 １８・＝ｎ−Ｉ ｎＧａＡｓベース層 ２０・・・ベース電極 ２２・・・１−ＩｎＡＩＡｓエミッタバリア層２４−ｎ
−Ｉ ｎＧａＡｓエミツタ層 ２６・・・エミッタ電極 ２８・・・固相反応層 ３０・・・空乏層 ３２＝−ｐ−Ｉ ｎＧａＡｓ＝ｒレクタ層３４−−−ｐ
−Ｉ ｎＧａＡｓベース層出願人 富 士 通
株 式 会 社代理人 弁理士 北 野
好 人３２−ｐ−ＩｎＧｃＬＡｓコレクタ暦 γ−ｐ−ＩｎＧαＡｓ公式肩 本靜公式能の実施例によるホットホールトランジスタの
断面図策２圓 第１図 ２６−−−エミツタ電■餉 従来のホットエレタトロ）トラ）ラスタの断面図第３図
ランジスタの断面図、 第２図は本発明の他の実施例によるホットホールトラン
ジスタの断面図、 第３図は従来のホットエレクトロントランジスタの断面
図である。 図において、 １０・・・ＩｎＰ基板 １２−ｎ−Ｉ ｎＧａＡｓ：ＩＦレクタ層１４・・・コ
レクタ電極 １６・−１−Ｉｎ （ＡＩＧａ）Ａｓコレクタバリア層 １８・＝ｎ−Ｉ ｎＧａＡｓベース層 ２０・・・ベース電極 ２２・・・１−ＩｎＡＩＡｓエミッタバリア層２４−ｎ
−Ｉ ｎＧａＡｓエミツタ層 ２６・・・エミッタ電極 ２８・・・固相反応層 ３０・・・空乏層 ３２＝−ｐ−Ｉ ｎＧａＡｓ＝ｒレクタ層３４−−−ｐ
−Ｉ ｎＧａＡｓベース層出願人 富 士 通
株 式 会 社代理人 弁理士 北 野
好 人３２−ｐ−ＩｎＧｃＬＡｓコレクタ暦 γ−ｐ−ＩｎＧαＡｓ公式肩 本靜公式能の実施例によるホットホールトランジスタの
断面図策２圓 第１図 ２６−−−エミツタ電■餉 従来のホットエレタトロ）トラ）ラスタの断面図第３図
Claims (1)
- 【特許請求の範囲】 １、コレクタ層と、 前記コレクタ層にオーミック接触したコレクタ電極と、 前記コレクタ層上に形成されたコレクタバリア層と、 前記コレクタバリア層上に形成されたベース層と、 前記ベース層にオーミック接触したベース電極と、 前記ベース層にショットキー接合され、前記ベース層に
空乏層を形成するエミッタ電極と を有することを特徴とする半導体装置。 ２、請求項１記載の半導体装置において、 前記コレクタ層がｎ型化合物半導体であり、前記ベース
層がｎ型化合物半導体であり、高エネルギのホットエレ
クトロンをキャリアにすることを特徴とする半導体装置
。 ３、請求項１記載の半導体装置において、 前記コレクタ層がｐ型化合物半導体であり、前記ベース
層がｐ型化合物半導体であり、高エネルギのホットホー
ルをキャリアにすることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21471390A JPH0496374A (ja) | 1990-08-14 | 1990-08-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21471390A JPH0496374A (ja) | 1990-08-14 | 1990-08-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0496374A true JPH0496374A (ja) | 1992-03-27 |
Family
ID=16660387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21471390A Pending JPH0496374A (ja) | 1990-08-14 | 1990-08-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0496374A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858518A (en) * | 1996-02-13 | 1999-01-12 | Nitto Denko Corporation | Circuit substrate, circuit-formed suspension substrate, and production method thereof |
| AT407451B (de) * | 1997-05-22 | 2001-03-26 | Hartwig Dipl Ing Dr Thim | Feldeffekttransistor mit injektionsbegrenzendem sourcekontakt |
-
1990
- 1990-08-14 JP JP21471390A patent/JPH0496374A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858518A (en) * | 1996-02-13 | 1999-01-12 | Nitto Denko Corporation | Circuit substrate, circuit-formed suspension substrate, and production method thereof |
| CN1090200C (zh) * | 1996-02-13 | 2002-09-04 | 日东电工株式会社 | 电路基片,形成电路的支承基片及其生产方法 |
| AT407451B (de) * | 1997-05-22 | 2001-03-26 | Hartwig Dipl Ing Dr Thim | Feldeffekttransistor mit injektionsbegrenzendem sourcekontakt |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62130561A (ja) | 高速半導体装置 | |
| US4839703A (en) | High speed and power transistor | |
| JPS6115370A (ja) | 半導体装置 | |
| US4586071A (en) | Heterostructure bipolar transistor | |
| US5151757A (en) | Heterojunction field-effect transistor | |
| US4716445A (en) | Heterojunction bipolar transistor having a base region of germanium | |
| JP2970774B2 (ja) | 半導体デバイス | |
| JP3042019B2 (ja) | 電界効果トランジスタ | |
| JPH0496374A (ja) | 半導体装置 | |
| JP3207559B2 (ja) | Ｍｏｓ駆動型半導体装置 | |
| JPS61248561A (ja) | 半導体構造体 | |
| JP2934606B2 (ja) | 半導体装置 | |
| US4529998A (en) | Amplified gate thyristor with non-latching amplified control transistors across base layers | |
| JPH0620141B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| US4910562A (en) | Field induced base transistor | |
| JPH0286173A (ja) | 半導体ダイオード | |
| JPS627159A (ja) | 半導体装置 | |
| US5977572A (en) | Low offset voltage AlInAs/GaInAs heterostructure-confinement bipolar transistor | |
| JPS60186058A (ja) | 半導体切り換え装置 | |
| JPH08288300A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4302329B2 (ja) | 半導体装置 | |
| JPH0346973B2 (ja) | ||
| JP2928417B2 (ja) | 半導体装置の製造方法 | |
| GB2191036A (en) | Hot charge-carrier transistors | |
| JP2682015B2 (ja) | ゲートターンオフサイリスタ |