JPH0482089A - センスアンプ回路 - Google Patents
センスアンプ回路Info
- Publication number
- JPH0482089A JPH0482089A JP2194528A JP19452890A JPH0482089A JP H0482089 A JPH0482089 A JP H0482089A JP 2194528 A JP2194528 A JP 2194528A JP 19452890 A JP19452890 A JP 19452890A JP H0482089 A JPH0482089 A JP H0482089A
- Authority
- JP
- Japan
- Prior art keywords
- sense amplifier
- circuit
- turned
- vtp
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009849 deactivation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はセンスアンプ回路に関する。
従来のセンスアンプ回路の回路構成を第４図に示す。同
図に示すように、従来のセンスアンプ回路はＰチャンネ
ルＭＯ８ＦＥＴＱ１９．Ｑ２０とＮチャンネルＭ ＯＳ
Ｆ Ｅ Ｔ Ｑ ｚ ＋〜Ｑ２３で構成されるミラー
型センスアンプと、ＰチャンネルＭＯ８Ｆ Ｅ Ｔ Ｑ
２５とＮチャンネルＭ ＯＳ Ｆ Ｅ Ｔ Ｑ ２６
で構成されるインバータ回路を含んでいる。ここで■８
８Ｆは、参照信号で、ｖＩＮが入力信号である。
図に示すように、従来のセンスアンプ回路はＰチャンネ
ルＭＯ８ＦＥＴＱ１９．Ｑ２０とＮチャンネルＭ ＯＳ
Ｆ Ｅ Ｔ Ｑ ｚ ＋〜Ｑ２３で構成されるミラー
型センスアンプと、ＰチャンネルＭＯ８Ｆ Ｅ Ｔ Ｑ
２５とＮチャンネルＭ ＯＳ Ｆ Ｅ Ｔ Ｑ ２６
で構成されるインバータ回路を含んでいる。ここで■８
８Ｆは、参照信号で、ｖＩＮが入力信号である。
ｖＩＮと、逆相のミラー型センスアンプの出力■τ；は
、インバータ回路に入力され、ｖｏ、：ｒを出力する。
、インバータ回路に入力され、ｖｏ、：ｒを出力する。
φはセンスアンプ駆動信号である。
φがロウレベルの時はトランジスタＱｌｌがオフし、ミ
ラー型センスアンプは、非活性状態となり、センスアン
プに流れる貫通電流は遮断される。ＰチャンネルＭ Ｏ
Ｓ Ｆ Ｅ Ｔ Ｑ ２４は、センスアンプが非活性時
にオンし、■；を強制的に電源レベルまで上昇させる。
ラー型センスアンプは、非活性状態となり、センスアン
プに流れる貫通電流は遮断される。ＰチャンネルＭ Ｏ
Ｓ Ｆ Ｅ Ｔ Ｑ ２４は、センスアンプが非活性時
にオンし、■；を強制的に電源レベルまで上昇させる。
これにより次段のインバータ回路の貫通電流も遮断する
ことができる。
ことができる。
また、φがハイレベルになるとトランジスタＱ ｌ ２
はオフし、トランジスタＱ１５がオンすることによりセ
ンスアンプは活性化され、ＶＩ８の変化に従って増幅信
号■＝も変化する。
はオフし、トランジスタＱ１５がオンすることによりセ
ンスアンプは活性化され、ＶＩ８の変化に従って増幅信
号■＝も変化する。
上述した従来のセンスアンプ回路は駆動信号φかロウレ
ベルカラハイレベルに変化し、センスアンプが駆動を開
始する時点では、常にＶ；が電源レベルに固定している
ため、ＶＩＮにハイレベルが与えられたときの応答時間
すなわち、Ｖ＝にロウレベルが出力されるまでの応答時
間が遅れ易くなるという欠点がある。
ベルカラハイレベルに変化し、センスアンプが駆動を開
始する時点では、常にＶ；が電源レベルに固定している
ため、ＶＩＮにハイレベルが与えられたときの応答時間
すなわち、Ｖ＝にロウレベルが出力されるまでの応答時
間が遅れ易くなるという欠点がある。
本発明の目的は、応答時間が速いセンスアンプ回路を提
供することにある。
供することにある。
本発明のセンスアンプ回路は、非活性時の出力レベルが
中間電位となるセンスアンプと、その出力信号と前記セ
ンスアンプの駆動信号を入力とするＣＭＯ３から構成さ
れるＮＡＮＤ回路とまたはＣＭＯ８から構成されるＮＯ
Ｒ回路とを有することを特徴とする。
中間電位となるセンスアンプと、その出力信号と前記セ
ンスアンプの駆動信号を入力とするＣＭＯ３から構成さ
れるＮＡＮＤ回路とまたはＣＭＯ８から構成されるＮＯ
Ｒ回路とを有することを特徴とする。
次に本発明について図面を参照して説明する。
第１図は、本発明のセンスアンプ回路を示したものであ
る。本回路では、センスアンプ非活性時の貫通電流の遮
断方法として、従来の次段インバータ回路をトランジス
タＱ６〜Ｑ、で構成されるＣＭＯ８ＮＡＮＤ回路に置き
換えることで実現している。
る。本回路では、センスアンプ非活性時の貫通電流の遮
断方法として、従来の次段インバータ回路をトランジス
タＱ６〜Ｑ、で構成されるＣＭＯ８ＮＡＮＤ回路に置き
換えることで実現している。
すなわち、センスアンプが非活性時には、センスアンプ
駆動信号φがロウレベルであり、トランジスタＱ９がオ
フするため、ＮＡＮＤ回路の貫通電流を遮断することが
できる。このとき、Ｖ；は、ＰチャンネルＭＯ８ＦＥＴ
Ｑ、、Ｑ２のしきい値電圧をｖＴＰとするとＶ。Ｃ−Ｖ
ＴＰとなっている。
駆動信号φがロウレベルであり、トランジスタＱ９がオ
フするため、ＮＡＮＤ回路の貫通電流を遮断することが
できる。このとき、Ｖ；は、ＰチャンネルＭＯ８ＦＥＴ
Ｑ、、Ｑ２のしきい値電圧をｖＴＰとするとＶ。Ｃ−Ｖ
ＴＰとなっている。
したがって、駆動信号φがハイレベルとなり、センスア
ンプが駆動を開始する時には、常にＶ−は■。ｏ−ｖＴ
Ｐから変化を始める。
ンプが駆動を開始する時には、常にＶ−は■。ｏ−ｖＴ
Ｐから変化を始める。
第３図は、本発明と従来例のＶ；の変化を示した図で、
実線がＶＯＵ７がロウレベルとなる場合、破線がハイレ
ベルとなる場合である。同図に示される通り、本発明の
センスアンプ出力Ｗ＝は、従来例と比べ動作開始点がＶ
ＴＰだけ下降するため、応答時間が小さくなっている。
実線がＶＯＵ７がロウレベルとなる場合、破線がハイレ
ベルとなる場合である。同図に示される通り、本発明の
センスアンプ出力Ｗ＝は、従来例と比べ動作開始点がＶ
ＴＰだけ下降するため、応答時間が小さくなっている。
第２図は、本発明の第２の実施例を示す回路図である。
第１の実施例との相違点は、センスアンプ次段のＮＡＮ
Ｄ回路をＮＯＲ回路に置き換え、ＮＯＲ回路の入力信号
としては、センスアンプ出力■丁と逆相のセンスアンプ
駆動信号■ｔなっている点である。
Ｄ回路をＮＯＲ回路に置き換え、ＮＯＲ回路の入力信号
としては、センスアンプ出力■丁と逆相のセンスアンプ
駆動信号■ｔなっている点である。
本実施例でも第１の実施例と同様、センスアンプ非活性
時には、Ｘτ＝はＶ。ＣＶＴＰとなり第１の実施例と同
等の応答速度が得られる。またセンスアンプ非活性時に
はＰチャンネルＭＯ３ＦＥＴＱ１５がオフしているため
貫通電流は流れない。
時には、Ｘτ＝はＶ。ＣＶＴＰとなり第１の実施例と同
等の応答速度が得られる。またセンスアンプ非活性時に
はＰチャンネルＭＯ３ＦＥＴＱ１５がオフしているため
貫通電流は流れない。
以上説明したように本発明は、センスアンプ非活性時の
貫通電流遮断方法として、次段インバータをセンスアン
プ駆動信号を一人力とするＮＡＮＤ回路もしくは、ＮＯ
Ｒ回路に置き換えることによって、センスアンプ回路の
応答速度を速くできる効果がある。
貫通電流遮断方法として、次段インバータをセンスアン
プ駆動信号を一人力とするＮＡＮＤ回路もしくは、ＮＯ
Ｒ回路に置き換えることによって、センスアンプ回路の
応答速度を速くできる効果がある。
第１図は本発明の第１の実施例を示す回路図、第２図は
第１図に示す回路の出力波形図、第３図は本発明の第２
の実施例を示す回路図、第４図は従来例を示す回路図で
ある。 Ｑ、、Ｑ２．Ｑ、、Ｑア・・・・ＰチャンネルＭＯ３Ｆ
ＥＴ、Ｑ３．Ｑ、、Ｑ５．Ｑ、、（Ｌ・・・・・・Ｎチ
ャンネルＭＯ８ＦＥＴ。 代理人 弁理士 内 原 晋 月１ 園
第１図に示す回路の出力波形図、第３図は本発明の第２
の実施例を示す回路図、第４図は従来例を示す回路図で
ある。 Ｑ、、Ｑ２．Ｑ、、Ｑア・・・・ＰチャンネルＭＯ３Ｆ
ＥＴ、Ｑ３．Ｑ、、Ｑ５．Ｑ、、（Ｌ・・・・・・Ｎチ
ャンネルＭＯ８ＦＥＴ。 代理人 弁理士 内 原 晋 月１ 園
Claims (1)
- 【特許請求の範囲】 １、非活性時の出力レベルが中間電位となるセンスアン
プと、その出力信号と前記センスアンプの駆動信号を入
力とするＣＭＯＳから構成されるＮＡＮＤ回路とを有す
ることを特徴とするセンスアンプ回路。 ２、非活性時の出力レベルが中間電位となるセンスアン
プと、その出力信号と前記センスアンプの駆動信号を入
力とするＣＭＯＳから構成されるＮＯＲ回路とを有する
ことを特徴とするセンスアンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2194528A JPH0482089A (ja) | 1990-07-23 | 1990-07-23 | センスアンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2194528A JPH0482089A (ja) | 1990-07-23 | 1990-07-23 | センスアンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0482089A true JPH0482089A (ja) | 1992-03-16 |
Family
ID=16326037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2194528A Pending JPH0482089A (ja) | 1990-07-23 | 1990-07-23 | センスアンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0482089A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685564A (ja) * | 1992-09-01 | 1994-03-25 | Mitsubishi Electric Corp | 増幅器回路 |
| US5646892A (en) * | 1994-09-13 | 1997-07-08 | Mitsubishi Electric Engineering Co., Ltd. | Data reading circuit |
-
1990
- 1990-07-23 JP JP2194528A patent/JPH0482089A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685564A (ja) * | 1992-09-01 | 1994-03-25 | Mitsubishi Electric Corp | 増幅器回路 |
| US5646892A (en) * | 1994-09-13 | 1997-07-08 | Mitsubishi Electric Engineering Co., Ltd. | Data reading circuit |
| US5761134A (en) * | 1994-09-13 | 1998-06-02 | Mitsubishi Denki Kabushiki Kaisha | Data reading circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR980004992A (ko) | 전류/전압 변화기와 이를 이용하는 센스 증폭기 및 센싱방법 | |
| JP2885177B2 (ja) | 電源モニタ回路 | |
| KR987000733A (ko) | Cmos 출력 버퍼내에서 전압 발진을 감소시킬 음 피드백 장치(negative feedback to reduce voltage oscillation in cmos output buffers) | |
| JPH04130770A (ja) | 半導体集積回路 | |
| JPH0482089A (ja) | センスアンプ回路 | |
| JPH04115622A (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| JP2002271145A (ja) | 半導体集積回路装置 | |
| JP2581387B2 (ja) | 入力増幅回路 | |
| JP2003032101A (ja) | レベルシフター | |
| JPH09180452A (ja) | メモリのアドレス遷移検出回路 | |
| JPH06237158A (ja) | Ｃｍｏｓ駆動回路 | |
| JPH06214527A (ja) | 出力回路 | |
| JP2008092272A (ja) | 増幅回路 | |
| JPH06268456A (ja) | 差動増幅器 | |
| JP2731057B2 (ja) | コンパレータ | |
| JPH0555905A (ja) | Ｃｍｏｓ論理ゲート | |
| JPH05259834A (ja) | フリップフロップ回路 | |
| KR960002755A (ko) | 반도체 집적장치의 전원전압 변환회로 | |
| JP3501585B2 (ja) | 半導体集積回路 | |
| JPH0746113B2 (ja) | Ｃｍｏｓパワ−オン検出回路 | |
| JPS62120694A (ja) | 半導体記憶装置 | |
| JP3104637B2 (ja) | 発振回路 | |
| JPH063468B2 (ja) | 電流比較回路 | |
| JP2937647B2 (ja) | 高電圧検出回路 | |
| JP2853114B2 (ja) | 演算増幅器 |