[go: up one dir, main page]

JPH0481918A - Key input device - Google Patents

Key input device

Info

Publication number
JPH0481918A
JPH0481918A JP2196838A JP19683890A JPH0481918A JP H0481918 A JPH0481918 A JP H0481918A JP 2196838 A JP2196838 A JP 2196838A JP 19683890 A JP19683890 A JP 19683890A JP H0481918 A JPH0481918 A JP H0481918A
Authority
JP
Japan
Prior art keywords
key
circuit
code data
key switch
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2196838A
Other languages
Japanese (ja)
Inventor
Shigeo Tatsugami
重夫 龍神
Yasuyuki Nakazawa
泰之 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2196838A priority Critical patent/JPH0481918A/en
Publication of JPH0481918A publication Critical patent/JPH0481918A/en
Pending legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

PURPOSE:To improve the throughput of a central processor and the processing speed as a system by executing a key sense operation with a hardware being a key sense circuit, and also, executing the key sense operation only at the time when one key switch of a key switch circuit is turned on. CONSTITUTION:A key sense operation is executed by a hardware circuit, and with respect to a host CPU 15, a signal is inputted by code data through a parallel interface. Also, only when one key switch of a key switch circuit is depressed, a key sense operation is executed. In such a manner, an useless interruption to the host CPU 15 is eliminated, and also, a software processing therefor becomes unnecessary, the throughput of the host CPU 15 is improved, and the processing speed as a system is improved.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、CPUを備えた情報処理装置に用いられ、
各種の情報をCPUに入力するためのキー入力装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION (a) Industrial application field This invention is used in an information processing device equipped with a CPU,
The present invention relates to a key input device for inputting various information to a CPU.

(ロ)従来の技術 従来、この種のキー入力装置においては、キーセンスの
プログラムにより、CPU側から所定間隔でキーセンス
動作を行うことにより、どのキーが押し下げられたのか
のを常時検出するようにしている。
(B) Conventional technology Conventionally, in this type of key input device, a key sense program is used to constantly detect which key is pressed by performing a key sense operation from the CPU side at predetermined intervals. I have to.

すなわち、第3図のフローチャートに示すように、CP
Uは、キー入力装置に対してキーセンス動作を行って(
ステップ3り、キー入力があったかどうかを確認しくス
テップ32)、キー入力がない場合には、ステップ35
に進んで所定時間の経過を待ち、所定時間経過後、再び
キーセンス動作を行い、これを繰り返す。そして、ステ
ップ32において、キー入力があった場合には、どの入
カキ−が押し下げられているのかをジャッジし(ステッ
プ33)、押し下げられた入カキ−に応じた処理を行っ
て(ステップ34)、所定時間の経過を待ち(ステップ
35)、所定時間経過後、再度ステップ31に戻ってキ
ーセンス動作を行って、入カキ−を検出するようにして
いる。
That is, as shown in the flowchart of FIG.
U performs a key sense operation on the key input device (
Step 3: Check if there is any key input (Step 32); if there is no key input, step 35
Wait for a predetermined time to elapse, then perform the key sense operation again and repeat this process. Then, in step 32, if there is a key input, it is determined which input key is pressed down (step 33), and processing is performed according to the pressed input key (step 34). , waits for a predetermined time to elapse (step 35), and after the predetermined time has elapsed, returns to step 31 again to perform a key sensing operation to detect an input key.

(ハ)発明が解決しようとする課題 しかしながら、このような従来のキー入力装置において
は、CPU側から所定期間毎にキーセンス動作を実施し
なければならず、これによる割り込みのためプログラム
のスルーブツトが低下し、CPUの処理速度が低下する
という問題がある。
(c) Problems to be Solved by the Invention However, in such a conventional key input device, a key sense operation must be performed from the CPU side at predetermined intervals, and the interrupts caused by this require the throughput of the program to slow down. There is a problem that the processing speed of the CPU decreases.

また、CPUがスリーブ状態でも割り込みが発生するた
め、不要な電力消費が生ずるという問題がある。
Further, since an interrupt occurs even when the CPU is in a sleep state, there is a problem that unnecessary power consumption occurs.

この発明は、このような事情を考慮してなされたもので
、キーセンス動作をハードウェアで行うと共に、キーの
押し下げ時のみキーセンス動作を行うようにして、CP
Uの負荷を軽減すると共に、消費電力の削減を図ったキ
ー入力装置を提供するものである。
The present invention was made in consideration of the above circumstances, and the key sensing operation is performed by hardware, and the key sensing operation is performed only when a key is pressed down.
The present invention provides a key input device that reduces the load on the U and also reduces power consumption.

(ニ)課題を解決するための手段 この発明は、行ラインと列ラインとの各交点にキースイ
ッチを配置し1こキースイッチ回路と、キースイッチ回
路の行と列とのいずれか一方のラインに信号を入力する
信号入力回路と、キースイッチ回路の行と列とのいずれ
か他方のラインから信号を検出する信号検出回路と、信
号検出回路によって信号が検出されたときキースイッチ
回路に対してキーセンス動作を行うキーセンス回路と、
キーセンス回路のキーセンス動作によって認識された交
点に対応するコードデータを発生するコードデータ発生
回路と、コードデータ発生回路によって発生されたコー
ドデータを識別しそれに応じてコードデータの出力を制
御するコードデータ制御回路と、フードデータ制御回路
からの出力を中央処理装置に入力するためのインターフ
ェイス回路からなるキー入力装置である。
(d) Means for Solving the Problems This invention provides a key switch circuit in which a key switch is arranged at each intersection of a row line and a column line, and a key switch circuit is connected to one of the rows and columns of the key switch circuit. a signal input circuit that inputs a signal to the key switch circuit; a signal detection circuit that detects a signal from the other of the rows and columns of the key switch circuit; and a signal detection circuit that detects a signal from the other line of the key switch circuit; A key sense circuit that performs key sense operation,
A code data generation circuit that generates code data corresponding to the intersection point recognized by the key sense operation of the key sense circuit, and a code that identifies the code data generated by the code data generation circuit and controls the output of the code data accordingly. This key input device consists of a data control circuit and an interface circuit for inputting the output from the food data control circuit to a central processing unit.

(ホ)作用 この発明によれば、キースイッチ回路の行と列とのいず
れか一方のラインには、信号入力回路によって常時信号
が入力されており、キースイッチ回路の行と列とのいず
れか他方のラインからは、信号検出回路によって信号の
出力が常時検出されている。
(E) Effect According to the present invention, a signal is constantly inputted to either the row or column of the key switch circuit by the signal input circuit, and A signal output from the other line is constantly detected by a signal detection circuit.

このような状態において、信号検出回路によって信号が
検出されたとき、つまり、キースイッチ回路の各交点に
位置するキースイッチのいずれかがオンされた場合には
、キーセンス回路によりキースイッチ回路に対してキー
センス動作が行われて、どの交点のキースイッチがオン
されたのかが認識され、コードデータ発生回路により、
その認識された交点に対応するコードデータが発生され
る。
In this state, when a signal is detected by the signal detection circuit, that is, when one of the key switches located at each intersection of the key switch circuit is turned on, the key sense circuit detects a signal for the key switch circuit. The key sense operation is performed to recognize which intersection point the key switch is turned on, and the code data generation circuit
Code data corresponding to the recognized intersection point is generated.

そして、コードデータ制御回路により、コードデータ発
生回路から発生されたコードデータが識別された後、そ
れに応じてコードデータの出力が制御され、インターフ
ェイス回路により、コードデータ制御回路からの出力が
中央処理装置に入力される。
After the code data control circuit identifies the code data generated from the code data generation circuit, the output of the code data is controlled accordingly, and the interface circuit allows the output from the code data control circuit to be sent to the central processing unit. is input.

したがって、キーセンス動作がキーセンス回路というハ
ードウェアで行われると共に、キースイッチ回路のいず
れか一つのキースイッチかオンされた時のみ、キーセン
ス動作が行われるので、中央処理装置に対する不要な割
り込みがなくなると共に、ソフトウェアによる処理か不
要となり、中央処理装置のスループットが向上し、ンス
テム全体の処理速度が向上する。
Therefore, the key sense operation is performed by a hardware called a key sense circuit, and the key sense operation is performed only when one of the key switches in the key switch circuit is turned on, so unnecessary interrupts to the central processing unit are avoided. This eliminates the need for software processing, improves the throughput of the central processing unit, and improves the processing speed of the entire system.

(へ)実施例 以下、図面に示す実施例に基づいてこの発明を詳述する
。なお、これによってこの発明が限定されるものではな
い。
(f) Examples Hereinafter, the present invention will be described in detail based on examples shown in the drawings. Note that this invention is not limited to this.

第1図はこの発明のキー入力装置の一実施例の構成を示
すブロック図である。
FIG. 1 is a block diagram showing the configuration of an embodiment of the key input device of the present invention.

この図において、1は行ラインと列ラインとの各交点に
キースイッチを配置したキースイッチ回路である。
In this figure, 1 is a key switch circuit in which a key switch is arranged at each intersection of a row line and a column line.

2はキーストa−プ信号出力回路であり、キースイッチ
回路1の全ての行(又は列)ラインにストローブ信号を
常時出力する。
Reference numeral 2 denotes a key strobe signal output circuit, which constantly outputs a strobe signal to all row (or column) lines of the key switch circuit 1.

3はキーデータ入力回路であり、キースイッチ回路lの
全ての列(又は行)ラインからストローブ信号を常時検
出すると共に、ストローブ信号が検出された場合、つま
り、キー入力があった場合には、キーセンスのためのス
キャン動作開始の信号をキースキャンコントロール回路
4に出力し、スキャン動作中は入力データを入力データ
処理回路7に伝達する。
3 is a key data input circuit, which constantly detects strobe signals from all column (or row) lines of the key switch circuit 1, and when a strobe signal is detected, that is, when there is a key input, A signal to start a scan operation for key sensing is output to the key scan control circuit 4, and input data is transmitted to the input data processing circuit 7 during the scan operation.

キースキャンコントロール回路4は、入力データの状態
によりキースキャン動作の制御を行う。
The key scan control circuit 4 controls the key scan operation according to the state of input data.

キーストローブ生成回路5は、キー処理設定回路14か
らの指示に基づき、キー入力時の各ストローブ信号を順
次出力するタイミングの制御を行うと共に、キー入力が
ない状態においてはキーストローブ信号出力回路2を制
御することにより、スキャン動作停止中のストローブ信
号の出力端子の状態を制御する。
Based on instructions from the key processing setting circuit 14, the key strobe generation circuit 5 controls the timing of sequentially outputting each strobe signal at the time of key input, and also controls the key strobe signal output circuit 2 when there is no key input. By controlling the control, the state of the strobe signal output terminal while the scan operation is stopped is controlled.

6は履歴データ処理回路であり、1回のスキャン動作に
より入力された全データを次回のスキャン動作時まで保
持しておき、次回のスキャン動作時にそのデータを入力
データ処理回路7に送る。
Reference numeral 6 denotes a historical data processing circuit, which holds all data input in one scan operation until the next scan operation, and sends the data to the input data processing circuit 7 at the next scan operation.

入力データ処理回路7は、チャタリングやノイズ等の防
止のため、キーデータ入力回路3からの入力データと履
歴データ処理回路6からの履歴データとを照合し、実際
に有効とするデータを選別して後段のコードデータ生成
回路8に送る。
In order to prevent chattering, noise, etc., the input data processing circuit 7 collates the input data from the key data input circuit 3 with the history data from the history data processing circuit 6, and selects data that is actually valid. It is sent to the code data generation circuit 8 at the subsequent stage.

コードデータ生成回路8は、入力されたキーデータをコ
ード化して後段のデータ識別回路9に送る。
The code data generation circuit 8 encodes the input key data and sends it to the data identification circuit 9 at the subsequent stage.

データ識別回路9は、キー処理設定回路14の設定に基
づき、コード化されたキーデータ固有の機能について識
別を行い、ステータスコード生成回路IIに情報を渡す
と共に、各機能についての動作信号を制御する。
The data identification circuit 9 identifies functions specific to the coded key data based on the settings of the key processing setting circuit 14, passes information to the status code generation circuit II, and controls operation signals for each function. .

10はリピート動作制御回路であり、データ識別回路9
からの情報により、リピート機能を持つキーのコードア
ウトに対して、キー処理設定回路14の設定の基づきリ
ピート動作の制御を行う。
10 is a repeat operation control circuit, and a data identification circuit 9
Based on the information from the CPU 10, the repeat operation is controlled based on the settings of the key processing setting circuit 14 for the code out of the key having the repeat function.

ステータスコード生成回路11は、データ識別回路9や
リピート動作制御回路lOから入力されたデータの状態
情報コードを生成する。
The status code generation circuit 11 generates a status information code for data input from the data identification circuit 9 and the repeat operation control circuit IO.

I2はコードアウト制御回路であり、データ識別回路9
、リピート動作制御回路10及びステータスコード生成
回路11からの出力を受け、入力データより生成された
これらのコードデータを出力する順番を制御する。
I2 is a code-out control circuit, and data identification circuit 9
, receives outputs from the repeat operation control circuit 10 and the status code generation circuit 11, and controls the order in which these code data generated from input data are output.

13はパラレルインターフェイスを介してホストCPU
15にコードデータで信号を入力するホストCPUイン
ターフェイス回路である。
13 is the host CPU via the parallel interface
15 is a host CPU interface circuit that inputs a signal in the form of code data.

ホストCPUインターフェイス回路13は、キースイッ
チ回路1のキースイッチがオンされると、つまりキー入
力が行われると、ホストcpux sに入力するたぬの
データを内部バッファに一旦保持した後、ホストCPU
15に対して割り込みを発生させて、データを入力する
と共に、ホストCPU15がスキャン動作と非同期にア
クセスするための調停を行う。
When the key switch of the key switch circuit 1 is turned on, that is, when a key input is performed, the host CPU interface circuit 13 temporarily holds the data input to the host CPU S in an internal buffer, and then transfers the data to the host CPU.
The host CPU 15 generates an interrupt to input data, and also performs arbitration for the host CPU 15 to access asynchronously with the scan operation.

キー処理設定回路!4は、ホストCPU15からの指示
に基づいて、キースキャン動作やキーのリピート動作等
の条件設定(リピートタイム等)を制御し、各機能に対
する制御信号を生成する。
Key processing setting circuit! 4 controls condition settings (repeat time, etc.) for key scanning operations, key repeat operations, etc., based on instructions from the host CPU 15, and generates control signals for each function.

次に、このような構成における実施例の動作を第2図に
示すフローチャートに従い説明する。
Next, the operation of the embodiment with such a configuration will be explained according to the flowchart shown in FIG.

まず、キー動作停止時においては、キースイッチ回路1
の行(又は列)ラインの全てにキーストローブ信号を出
力しておき(ステップ21)、キー入力があったときに
は(ステップ22)、キースキャン動作を開始する(ス
テップ23)。
First, when the key operation is stopped, the key switch circuit 1
A key strobe signal is output to all row (or column) lines (step 21), and when a key input is made (step 22), a key scan operation is started (step 23).

そして、入力されたキーがどのキーであるのかを調べて
(ステップ24)、そのキーに対応するコードデータを
生成しくステップ25)、ホストCPU15に対して割
り込みを発生させて(ステップ26)、ホストCPU1
5にコードデータを出力しくステップ27)、次のキー
入力があるがどうかを確認した後(ステップ2B)、ス
テップ21に戻って、再びキーストローブ信号を、キー
スイッチ回路1の行(又は列)ラインの全てに出力する
状態となる。
Then, it checks which key is the input key (step 24), generates code data corresponding to that key (step 25), generates an interrupt to the host CPU 15 (step 26), and CPU1
After confirming whether there is a next key input (step 2B), return to step 21 and output the key strobe signal again to the row (or column) of key switch circuit 1. It will be in a state where it outputs to all lines.

このようにして、キースイッチ回路1のいずれか一つの
キースイッチが押し下げられた時のみ、キーセンス動作
を行うことにより、ホストCPUl5に対する無駄な割
り込がなくなると共に、そのためのソフトウェア処理が
不要となり、ホストCPU15のスルーブツトが向上し
、システムとしての処理速度が向上する。
In this way, by performing the key sensing operation only when any one key switch of the key switch circuit 1 is pressed down, unnecessary interrupts to the host CPU 15 are eliminated, and software processing for this purpose is also unnecessary. The throughput of the host CPU 15 is improved, and the processing speed of the system is improved.

また、ホストCPU15が処理を行わずスリーブ状態あ
る場合に不要な割り込みがないため、ホストCPU15
の動作時間が短くなり、ホストCPU15における消費
電力を削減することができる。
In addition, since there are no unnecessary interrupts when the host CPU 15 is in the sleep state without processing, the host CPU 15
The operating time of the host CPU 15 is shortened, and the power consumption of the host CPU 15 can be reduced.

さらに、キーセンス動作をハードウェア回路で行い、ホ
ストCPUl5に対してはパラレルインターフェイスを
介してコードデータで信号を入力することにより、ソフ
トウェアのキーセンスルーチンが簡略化でき、上記に加
えて、さらにホストCPU15のスルーブツト(処理速
度)の向上を図ることができる。
Furthermore, by performing the key sense operation in a hardware circuit and inputting the code data signal to the host CPU15 via the parallel interface, the software key sense routine can be simplified. The throughput (processing speed) of the CPU 15 can be improved.

そして、キースイッチが押し下げられた時のみキーセン
ス動作を行うため、デバイス全体としての消費電力も削
減できる。
Since the key sensing operation is performed only when the key switch is pressed down, the power consumption of the entire device can also be reduced.

(ト)発明の効果 この発明によれば、キーセンス動作をキーセンス回路と
いうハードウェアで行うと共に、キースイッチ回路のい
ずれか一つのキースイッチがオンされた時のみ、キーセ
ンス動作を行うようにしたので、中央処理装置に対する
不要な割り込みかなくなると共に、ソフトウェアによる
処理が不要となり、中央処理装置のスループットが向上
し、システムとしての処理速度が向上する。
(g) Effects of the Invention According to this invention, the key sense operation is performed by hardware called a key sense circuit, and the key sense operation is performed only when any one key switch in the key switch circuit is turned on. This eliminates unnecessary interruptions to the central processing unit, eliminates the need for software processing, improves the throughput of the central processing unit, and improves the processing speed of the system.

また、中央処理装置及び装置全体の消費電力を削減する
ことができる。
Furthermore, power consumption of the central processing unit and the entire device can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明のキー入力装置の一実施例の構成を示
すブロック図、第2図は実施例の動作を示すフローチャ
ート、第3図は従来のキー入力装置の動作を示すフロー
チャートである。 !・・・・・・キースイッチ回路、 2・・・・・・キーストローブ信号出力回路、3・・・
・・・キーデータ入力回路、 4・・・・・・キースキャンコントロール回路、5・・
・・・・キーストローブ生成回路、6・・・・・・履歴
データ処理回路、 7・・・・・・入力データ処理回路、 8・・・・・コードデータ生成回路、 9・・・・・・データ識別回路、 lO・・・・・・リピート動作制御回路、11・・・・
・・ステータスコード生成回路、12・・・・・・コー
ドアウト制御回路、13・・・・・・ホストCPUイン
ターフェイス回路、14・・・・・・キー処理設定回路
、 15・・・・・・ホストCPU。 第1図 第 図 第 図
FIG. 1 is a block diagram showing the configuration of an embodiment of the key input device of the present invention, FIG. 2 is a flow chart showing the operation of the embodiment, and FIG. 3 is a flow chart showing the operation of a conventional key input device. ! ...Key switch circuit, 2...Key strobe signal output circuit, 3...
...Key data input circuit, 4...Key scan control circuit, 5...
...Key strobe generation circuit, 6...History data processing circuit, 7...Input data processing circuit, 8...Code data generation circuit, 9...・Data identification circuit, lO...Repeat operation control circuit, 11...
...Status code generation circuit, 12...Code out control circuit, 13...Host CPU interface circuit, 14...Key processing setting circuit, 15... Host CPU. Figure 1 Figure 1

Claims (1)

【特許請求の範囲】[Claims] 1、行ラインと列ラインとの各交点にキースイッチを配
置したキースイッチ回路と、キースイッチ回路の行と列
とのいずれか一方のラインに信号を入力する信号入力回
路と、キースイッチ回路の行と列とのいずれか他方のラ
インから信号を検出する信号検出回路と、信号検出回路
によって信号が検出されたときキースイッチ回路に対し
てキーセンス動作を行うキーセンス回路と、キーセンス
回路のキーセンス動作によって認識された交点に対応す
るコードデータを発生するコードデータ発生回路と、コ
ードデータ発生回路によって発生されたコードデータを
識別しそれに応じてコードデータの出力を制御するコー
ドデータ制御回路と、コードデータ制御回路からの出力
を中央処理装置に入力するためのインターフェイス回路
からなるキー入力装置。
1. A key switch circuit in which a key switch is placed at each intersection of a row line and a column line, a signal input circuit that inputs a signal to either the row or column line of the key switch circuit, and a key switch circuit. A signal detection circuit that detects a signal from the other line of a row or a column, a key sense circuit that performs a key sense operation on a key switch circuit when a signal is detected by the signal detection circuit, and a key sense circuit that detects a signal from the other line. a code data generation circuit that generates code data corresponding to the intersection point recognized by the key sense operation; a code data control circuit that identifies the code data generated by the code data generation circuit and controls the output of the code data accordingly; , a key input device consisting of an interface circuit for inputting the output from the code data control circuit to the central processing unit.
JP2196838A 1990-07-25 1990-07-25 Key input device Pending JPH0481918A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2196838A JPH0481918A (en) 1990-07-25 1990-07-25 Key input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2196838A JPH0481918A (en) 1990-07-25 1990-07-25 Key input device

Publications (1)

Publication Number Publication Date
JPH0481918A true JPH0481918A (en) 1992-03-16

Family

ID=16364508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2196838A Pending JPH0481918A (en) 1990-07-25 1990-07-25 Key input device

Country Status (1)

Country Link
JP (1) JPH0481918A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6027088A (en) * 1983-07-22 1985-02-12 Matsushita Electric Ind Co Ltd Recording method and recording carrier of digital information
JPS6165375A (en) * 1984-09-06 1986-04-03 Kyoritsu Denshi Sangyo Kk Mark code and reading device
JPS6476176A (en) * 1987-09-17 1989-03-22 Teiryo Sangyo Kk Identification code reader
JPS6486289A (en) * 1987-07-11 1989-03-30 Teiryo Sangyo Kk Identifying code paper
JPH01112367A (en) * 1987-10-26 1989-05-01 Sharp Corp Machine translator
JPH0212579A (en) * 1988-05-05 1990-01-17 Datacode Internatl Inc Binary code readable optically with machine and measurement and formation thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6027088A (en) * 1983-07-22 1985-02-12 Matsushita Electric Ind Co Ltd Recording method and recording carrier of digital information
JPS6165375A (en) * 1984-09-06 1986-04-03 Kyoritsu Denshi Sangyo Kk Mark code and reading device
JPS6486289A (en) * 1987-07-11 1989-03-30 Teiryo Sangyo Kk Identifying code paper
JPS6476176A (en) * 1987-09-17 1989-03-22 Teiryo Sangyo Kk Identification code reader
JPH01112367A (en) * 1987-10-26 1989-05-01 Sharp Corp Machine translator
JPH0212579A (en) * 1988-05-05 1990-01-17 Datacode Internatl Inc Binary code readable optically with machine and measurement and formation thereof
JPH07168902A (en) * 1988-05-05 1995-07-04 Internatl Data Matrix Inc Method and apparatus for forming a machine-readable binary code

Similar Documents

Publication Publication Date Title
US5371693A (en) Computer with power saving function
JPH0481918A (en) Key input device
JP4054448B2 (en) Programmable controller
JP2597637B2 (en) Hardware state switching control method
KR0174356B1 (en) Personal computer power control method and apparatus
JPH0713671A (en) Key inputting method for key inputting device
JPH0394353A (en) Input/output controller
JPH08194570A (en) Key scan circuit
JPH064194A (en) Information processor
KR960016407B1 (en) Interrupt generating circuit in mcu
KR910007748B1 (en) Priority interrupt control circuit
JPS63170718A (en) Keyboard repeat controller
JPH04267402A (en) Digital input data controller
JPH0258116A (en) Input device access control method
JPH0374752A (en) Direct memory access restart system
JPS59165123A (en) Input controller
JPH0236411A (en) Data input device
JPH1196019A (en) Method for controlling interruption
JPH0218616A (en) Computer system
JPS5920029A (en) Taking-in device of sensor signal
JPH02202122A (en) Keyboard control system
KR970049174A (en) PLC (PLC)
JPH0713879A (en) Bus connecting device
KR950012213A (en) Hardware error detection device and error detection method in multi-processing system
JPH10333920A (en) Interruption processing circuit