JPH0474734B2 - - Google Patents
Info
- Publication number
- JPH0474734B2 JPH0474734B2 JP8477783A JP8477783A JPH0474734B2 JP H0474734 B2 JPH0474734 B2 JP H0474734B2 JP 8477783 A JP8477783 A JP 8477783A JP 8477783 A JP8477783 A JP 8477783A JP H0474734 B2 JPH0474734 B2 JP H0474734B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- emitter
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
この発明は電流反転回路に係り、特に集積回路
上で定電流源等として用いられる電流反転回路の
改良に関する。
上で定電流源等として用いられる電流反転回路の
改良に関する。
第１図は集積回路上で構成される従来の電流反
転回路を示している。即ち、トランジスタ２はベ
ース・コレクタ間が共通に接続され、ダイオード
として構成されている。このトランジスタ２は電
源端子４から駆動電圧Ｖc.c.が印加される電源ライ
ンと、基準電位点を設定する接地端子６との間に
ベース・コレクタ側に定電流源８を介して接続さ
れている。また、トランジスタ２のベース・コレ
クタにはトランジスタ１０，１２のベースが共通
に接続され、各トランジスタ１０，１２のエミツ
タは共通に電源ラインに接続され、コレクタに形
成した出力端子１４，１６から反転電流出力が取
出される。
転回路を示している。即ち、トランジスタ２はベ
ース・コレクタ間が共通に接続され、ダイオード
として構成されている。このトランジスタ２は電
源端子４から駆動電圧Ｖc.c.が印加される電源ライ
ンと、基準電位点を設定する接地端子６との間に
ベース・コレクタ側に定電流源８を介して接続さ
れている。また、トランジスタ２のベース・コレ
クタにはトランジスタ１０，１２のベースが共通
に接続され、各トランジスタ１０，１２のエミツ
タは共通に電源ラインに接続され、コレクタに形
成した出力端子１４，１６から反転電流出力が取
出される。
このような構成によれば、定電流源８によつて
基準定電流Ｉが与られると、ダイオードとしての
トランジスタ２に定電流Ｉが流れ、トランジスタ
２のエミツタ（ダイオードのアノード）とベー
ス・コレクタ（ダイオードのカソード）との間に
は順方向降下電圧VFが生じる。トランジスタ１
０，１２のベース・エミツタ間電圧VBEは、前記
順方向降下電圧VFで与えられ、その値で規制さ
れるから、トランジスタ１０，１２のベース・エ
ミツタ間には定電圧源を挿入したことになる。し
かも、トラジスタ１０，１２のベース電流は定電
流源８で規制されるため、集積回路のように各ト
ランジスタ２，１０，１２の電流増幅率等の電気
的特性を均一に形成できる場合には、各トランジ
スタ１０，１２に定電流Ｉが流れ、この電流Ｉを
出力端子１４，１６から個別に取出すことができ
る。即ち、トランジスタ２とトランジスタ１０，
１２の電流は同値で与えられ、電流反転特性（カ
レントミラー効果）が得られる。
基準定電流Ｉが与られると、ダイオードとしての
トランジスタ２に定電流Ｉが流れ、トランジスタ
２のエミツタ（ダイオードのアノード）とベー
ス・コレクタ（ダイオードのカソード）との間に
は順方向降下電圧VFが生じる。トランジスタ１
０，１２のベース・エミツタ間電圧VBEは、前記
順方向降下電圧VFで与えられ、その値で規制さ
れるから、トランジスタ１０，１２のベース・エ
ミツタ間には定電圧源を挿入したことになる。し
かも、トラジスタ１０，１２のベース電流は定電
流源８で規制されるため、集積回路のように各ト
ランジスタ２，１０，１２の電流増幅率等の電気
的特性を均一に形成できる場合には、各トランジ
スタ１０，１２に定電流Ｉが流れ、この電流Ｉを
出力端子１４，１６から個別に取出すことができ
る。即ち、トランジスタ２とトランジスタ１０，
１２の電流は同値で与えられ、電流反転特性（カ
レントミラー効果）が得られる。
しかしながら、電源ラインと基準電位点との間
は、ダイオードとしてのトランジスタ２と定電流
源８を構成するトランジスタが挿入されるので、
その電圧降下は前記VFと、定電流源８のトラン
ジスタの飽和電圧Vsatが生じる。一般に、シリ
コンで形成されたモノリシツク集積回路では、
VFは660mV、Vsatは0.2V程度であるため、その
合成値は860mVにも及び、動作電圧は最低0.9V
程度が必要である。そのため、この電流反転回路
が設置された各種の電子回路において、その駆動
電源としてバツテリが使用される場合等、その減
電圧時（0.9〜0.8V）には動作不能となる。
は、ダイオードとしてのトランジスタ２と定電流
源８を構成するトランジスタが挿入されるので、
その電圧降下は前記VFと、定電流源８のトラン
ジスタの飽和電圧Vsatが生じる。一般に、シリ
コンで形成されたモノリシツク集積回路では、
VFは660mV、Vsatは0.2V程度であるため、その
合成値は860mVにも及び、動作電圧は最低0.9V
程度が必要である。そのため、この電流反転回路
が設置された各種の電子回路において、その駆動
電源としてバツテリが使用される場合等、その減
電圧時（0.9〜0.8V）には動作不能となる。
そこで、この発明は、バツテリ等の消耗で端子
電圧が低下しても安定した電流反転動作が得られ
るように最低動作電圧を低下させた電流反転回路
の提供を目的とする。
電圧が低下しても安定した電流反転動作が得られ
るように最低動作電圧を低下させた電流反転回路
の提供を目的とする。
即ち、この発明の電流反転回路は、基準電流I1
を設定する定電流源２８と、エミツタが電源ライ
ン（電源端子２０）側又は基準電位点（基準電位
点端子２２）側に接続されて前記定電流源の前記
基準電流により入力端子を通してベース電流が与
えられる第１のトランジスタ２４，４４と、この
第１のトランジスタのコレクタと前記基準電位点
又は前記電源ラインとの間に接続されて前記第１
のトランジスタを通じて順方向電流が与えられる
ダイオード（トランジスタ２６，４６）と、エミ
ツタが前記基準電位点又は電源ラインに接続さ
れ、且つベースが前記第１のトランジスタのコレ
クタに続されて前記ダイオードの順方向降下電圧
でベース・エミツタ間電圧が設定され且つ前記第
１のトランジスタを通してベース電流が与えられ
る第２のトランジスタ３０，５０と、エミツタが
前記電源ライン又は前記基準電位点側に接続され
て前記第２のトランジスタを通してベース電流が
与えられ且つ前記定電流源がコレクタ側に接続さ
れて前記基準電流が流れる第３のトランジスタ３
２，５２と、エミツタが前記電源ライン又は前記
基準電位点側にに接続されるとともに、前記第２
のトランジスタを通してベース電流が与えられる
ことにより、コレクタに設けられた出力端子から
前記基準電流に応じた出力電流I1を流し出し又は
吸い込む第４のトランジスタ３４，５４とを備え
たことを特徴とするものである。
を設定する定電流源２８と、エミツタが電源ライ
ン（電源端子２０）側又は基準電位点（基準電位
点端子２２）側に接続されて前記定電流源の前記
基準電流により入力端子を通してベース電流が与
えられる第１のトランジスタ２４，４４と、この
第１のトランジスタのコレクタと前記基準電位点
又は前記電源ラインとの間に接続されて前記第１
のトランジスタを通じて順方向電流が与えられる
ダイオード（トランジスタ２６，４６）と、エミ
ツタが前記基準電位点又は電源ラインに接続さ
れ、且つベースが前記第１のトランジスタのコレ
クタに続されて前記ダイオードの順方向降下電圧
でベース・エミツタ間電圧が設定され且つ前記第
１のトランジスタを通してベース電流が与えられ
る第２のトランジスタ３０，５０と、エミツタが
前記電源ライン又は前記基準電位点側に接続され
て前記第２のトランジスタを通してベース電流が
与えられ且つ前記定電流源がコレクタ側に接続さ
れて前記基準電流が流れる第３のトランジスタ３
２，５２と、エミツタが前記電源ライン又は前記
基準電位点側にに接続されるとともに、前記第２
のトランジスタを通してベース電流が与えられる
ことにより、コレクタに設けられた出力端子から
前記基準電流に応じた出力電流I1を流し出し又は
吸い込む第４のトランジスタ３４，５４とを備え
たことを特徴とするものである。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第２図はこの発明の電流反転回路の実施例を示
している。図において、電源端子２０に接続され
た電源ラインと基準電位点端子２２との間には、
第１のトランジスタ２４と、ベース・コレクタを
共通にしダイオードとして構成されたトランジス
タ２６とが直列に接続されている。トランジスタ
２４のベースが接続された入力端子２７と基準電
位点との間には基準電流を設定する定電流源２８
が接続され、トランジスタ２４のベース電流は定
電流源２８の定電流によつて与えられる。
している。図において、電源端子２０に接続され
た電源ラインと基準電位点端子２２との間には、
第１のトランジスタ２４と、ベース・コレクタを
共通にしダイオードとして構成されたトランジス
タ２６とが直列に接続されている。トランジスタ
２４のベースが接続された入力端子２７と基準電
位点との間には基準電流を設定する定電流源２８
が接続され、トランジスタ２４のベース電流は定
電流源２８の定電流によつて与えられる。
トランジスタ２６のベース・コレクタには第２
のトランジスタ３０のベースが接続され、トラン
ジスタ３０のエミツタは基準電位点に接続されて
いる。即ち、トランジスタ３０のベース・エミツ
タ間には、トランジスタ２６からなるダイオード
がカソーードを基準電位点側にして挿入されてい
る。
のトランジスタ３０のベースが接続され、トラン
ジスタ３０のエミツタは基準電位点に接続されて
いる。即ち、トランジスタ３０のベース・エミツ
タ間には、トランジスタ２６からなるダイオード
がカソーードを基準電位点側にして挿入されてい
る。
また、トランンジスタ３０のコレクタには第３
のトランジスタ３２のベースが接続され、このト
ランジスタ３２はトランジスタ２４のエミツタ・
ベース間にそのエミツタを電源ライン側にして接
続されている。そして、トランジスタ３２とベー
ス及びエミツタを共通にした第４のトランジスタ
３４が設置され、そのコレクタにはトランジスタ
３４を通して出力電流を流し出すための出力端子
３６が形成されている。
のトランジスタ３２のベースが接続され、このト
ランジスタ３２はトランジスタ２４のエミツタ・
ベース間にそのエミツタを電源ライン側にして接
続されている。そして、トランジスタ３２とベー
ス及びエミツタを共通にした第４のトランジスタ
３４が設置され、そのコレクタにはトランジスタ
３４を通して出力電流を流し出すための出力端子
３６が形成されている。
以上の構成にもとづき、その動作を説明する。
定電流源２８で与えられる基準定電流をI1とする
と、この電流I1に基づき、トランジスタ３２に電
流I2が流れ、トランジスタ２４には一定のベース
電流が与えられ、電流I2′が与えられる。電流
I2′がトランジスタ２６に流れると、トランジス
タ３０のベース・エミツタ間にはトランジスタ２
６で一定の電圧が設定されることになり、トラン
ンジスタ３０には電流I2′を反転した形で電流I2が
流れ、トランジスタ２６，３０の電流増幅率等の
電気的特性が一致している場合には、電流I2，
I2′は等しくなる。
定電流源２８で与えられる基準定電流をI1とする
と、この電流I1に基づき、トランジスタ３２に電
流I2が流れ、トランジスタ２４には一定のベース
電流が与えられ、電流I2′が与えられる。電流
I2′がトランジスタ２６に流れると、トランジス
タ３０のベース・エミツタ間にはトランジスタ２
６で一定の電圧が設定されることになり、トラン
ンジスタ３０には電流I2′を反転した形で電流I2が
流れ、トランジスタ２６，３０の電流増幅率等の
電気的特性が一致している場合には、電流I2，
I2′は等しくなる。
そして、トランジスタ３２の電流増幅率〓を考
慮すると、各電流I1、I2、I2′の関係はI2＝I2′＝
I1／〓となる。ここで、〓＝100とすると、電流
I2′はI2′＝I1／100となり、このとき、トランジス
タ２４のベース・エミツタ間電圧VF′は通常の場
合、660mVであるのに対し、電流I2′が電流I1の1/
１００と成つたため、120mV低下する。即ち、この
電流反転回路では、トランジスタ２４のベース・
エミツタ間電圧VF′は通常の値から120mVを減じ
た値540mV（＝660−120）に低下する。従つて、
動作電圧が0.12V程度低下し、電源電圧Ｖc.c.が
0.73V程度に減じても動作可能になる。
慮すると、各電流I1、I2、I2′の関係はI2＝I2′＝
I1／〓となる。ここで、〓＝100とすると、電流
I2′はI2′＝I1／100となり、このとき、トランジス
タ２４のベース・エミツタ間電圧VF′は通常の場
合、660mVであるのに対し、電流I2′が電流I1の1/
１００と成つたため、120mV低下する。即ち、この
電流反転回路では、トランジスタ２４のベース・
エミツタ間電圧VF′は通常の値から120mVを減じ
た値540mV（＝660−120）に低下する。従つて、
動作電圧が0.12V程度低下し、電源電圧Ｖc.c.が
0.73V程度に減じても動作可能になる。
また、第１図に示す従来の電流反転回路に比較
すると、トランジスタ３２の順方向降下電圧VF
が一定（同値）でも、電流I2が少なくトランジス
タ３０の飽和電圧Vsatが小さくなり、トランジ
スタ３２の順方向降下電圧VFと、トランジスタ
３０の飽和電圧Vsatの加算値（VF＋Vsat）は小
さいものとなる。
すると、トランジスタ３２の順方向降下電圧VF
が一定（同値）でも、電流I2が少なくトランジス
タ３０の飽和電圧Vsatが小さくなり、トランジ
スタ３２の順方向降下電圧VFと、トランジスタ
３０の飽和電圧Vsatの加算値（VF＋Vsat）は小
さいものとなる。
第３図はこの発明の他の実施例を示している。
この実施例は前記実施例の各トランジスタを反対
導電型のトランジスタで同様に構成したものであ
る。即ち、前記実施例ではPNP型の第１のトラ
ンジスタ２４をNPN型のトランジスタ４４、ト
ランジスタ２６をPNP型のトランジスタ４６、
NPN型の第２のトランジスタ３０をPNP型のト
ランジスタ５０、PNP型の第３トランジスタ３
２をNPN型のトランジスタ５２、PNP型のトラ
ンジスタ３４をNPN型のトランジスタ５４で構
成するとともに、定電流源２８はPNP型のトラ
ンジスタ４８で構成し、そのベースに形成された
バイアス端子５８には、定電流I1を発生させるた
め一定のバイアス電圧Vbを与えるものとする。
その他、同一部分は同一符号を付してある。
この実施例は前記実施例の各トランジスタを反対
導電型のトランジスタで同様に構成したものであ
る。即ち、前記実施例ではPNP型の第１のトラ
ンジスタ２４をNPN型のトランジスタ４４、ト
ランジスタ２６をPNP型のトランジスタ４６、
NPN型の第２のトランジスタ３０をPNP型のト
ランジスタ５０、PNP型の第３トランジスタ３
２をNPN型のトランジスタ５２、PNP型のトラ
ンジスタ３４をNPN型のトランジスタ５４で構
成するとともに、定電流源２８はPNP型のトラ
ンジスタ４８で構成し、そのベースに形成された
バイアス端子５８には、定電流I1を発生させるた
め一定のバイアス電圧Vbを与えるものとする。
その他、同一部分は同一符号を付してある。
このような構成によれば、トランジスタ４４，
４６，４８，５０，５２，５４のベース電流の方
向が前記実施例の電流反転回路とは反対になり、
出力端子５６は電流を吸い込む形となり、動作は
前記実施例と同様となり、同様の効果が期待でき
る。
４６，４８，５０，５２，５４のベース電流の方
向が前記実施例の電流反転回路とは反対になり、
出力端子５６は電流を吸い込む形となり、動作は
前記実施例と同様となり、同様の効果が期待でき
る。
以上説明したように、この発明によれば、回路
内部の電圧降下を低減させて最低動作電圧を低下
させることができ、例えば、バツテリ等の消耗で
端子電圧が低下した場合にも安定した電流反転動
作を得ることができる。
内部の電圧降下を低減させて最低動作電圧を低下
させることができ、例えば、バツテリ等の消耗で
端子電圧が低下した場合にも安定した電流反転動
作を得ることができる。
第１図は従来の電流反転回路を示す回路図、第
２図はこの発明の電流反転回路の実施例を示す回
路図、第３図はこの発明の他の実施例を示す回路
図である。 ２０……電源端子（電源ライン）、２２……基
準電位点端子（基準電位点）、２４，４４……第
１のトランジスタ、２６，４６……トランジスタ
（ダイオード）、２７……入力端子、２８……定電
流源、３０，５０……第２のトランジスタ、３
２，５２……第３のトランジスタ、３４，５４…
…第４のトランジスタ、３６，５６……出力端子
２図はこの発明の電流反転回路の実施例を示す回
路図、第３図はこの発明の他の実施例を示す回路
図である。 ２０……電源端子（電源ライン）、２２……基
準電位点端子（基準電位点）、２４，４４……第
１のトランジスタ、２６，４６……トランジスタ
（ダイオード）、２７……入力端子、２８……定電
流源、３０，５０……第２のトランジスタ、３
２，５２……第３のトランジスタ、３４，５４…
…第４のトランジスタ、３６，５６……出力端子
Claims (1)
- 【特許請求の範囲】 １ 基準電流を設定する定電流源と、 エミツタが電源ライン側又は基準電位点側に接
続されて前記定電流源の前記基準電流により入力
端子を通してベース電流が与えられる第１のトラ
ンジスタと、 この第１のトランジスタのコレクタと前記基準
電位点又は前記電源ラインとの間に接続されて前
記第１のトランジスタを通じて順方向電流が与え
られるダイオードと、 エミツタが前記基準電位点又は電源ラインに接
続され、且つベースが前記第１のトランジスタの
コレクタに接続されて前記ダイオードの順方向降
下電圧でベース・エミツタ間電圧が設定され且つ
前記第１のトランジスタを通してベース電流が与
えられる第２のトランジスタと、 エミツタが前記電源ライン又は前記基準電位点
側に接続されて前記第２のトランジスタを通して
ベース電流が与えられ且つ前記定電流源がコレク
タ側に接続されて前記基準電流が流れる第３のト
ランジスタと、 エミツタが前記電源ライン又は前記基準電位点
側に接続されるとともに、前記第２のトランジス
タを通してベース電流が与えられることにより、
コレクタに設けられた出力端子から前記基準電流
に応じた出力電流を流し出し又は吸い込む第４の
トランジスタと、 を備えたことを特徴とする電流反転回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8477783A JPS59208618A (ja) | 1983-05-13 | 1983-05-13 | 電流反転回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8477783A JPS59208618A (ja) | 1983-05-13 | 1983-05-13 | 電流反転回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59208618A JPS59208618A (ja) | 1984-11-27 |
| JPH0474734B2 true JPH0474734B2 (ja) | 1992-11-27 |
Family
ID=13840108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8477783A Granted JPS59208618A (ja) | 1983-05-13 | 1983-05-13 | 電流反転回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208618A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2186140B (en) * | 1986-01-30 | 1989-11-01 | Plessey Co Plc | Current source circuit |
| JPH07113861B2 (ja) * | 1988-01-29 | 1995-12-06 | 株式会社日立製作所 | 半導体素子の状態検出及び保護回路とそれを用いたインバータ回路 |
| JPH0263206A (ja) * | 1988-08-29 | 1990-03-02 | Toshiba Corp | カレントミラー回路 |
| JP3637848B2 (ja) | 1999-09-30 | 2005-04-13 | 株式会社デンソー | 負荷駆動回路 |
-
1983
- 1983-05-13 JP JP8477783A patent/JPS59208618A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59208618A (ja) | 1984-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| EP0139425B1 (en) | A constant current source circuit | |
| JPH0681013U (ja) | 電流源回路 | |
| JPH07152445A (ja) | 電圧発生回路 | |
| US4139824A (en) | Gain control circuit | |
| JPS6346444B2 (ja) | ||
| JPH0474734B2 (ja) | ||
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPH0450765B2 (ja) | ||
| JP3347896B2 (ja) | 定電圧源回路 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPH0362042B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JPS6037484B2 (ja) | 電流安定化回路 | |
| JPS59189420A (ja) | 電流反転回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JP2572755B2 (ja) | 定電圧回路 | |
| JP2674274B2 (ja) | 基準電圧回路 | |
| JPS6158073B2 (ja) | ||
| JPH0346847B2 (ja) | ||
| JPS6322733B2 (ja) | ||
| JPH07336161A (ja) | 差動増幅器 | |
| JPH0534886B2 (ja) | ||
| JPH0363849B2 (ja) |