JP3018486B2 - バイアス回路 - Google Patents
バイアス回路Info
- Publication number
- JP3018486B2 JP3018486B2 JP2316913A JP31691390A JP3018486B2 JP 3018486 B2 JP3018486 B2 JP 3018486B2 JP 2316913 A JP2316913 A JP 2316913A JP 31691390 A JP31691390 A JP 31691390A JP 3018486 B2 JP3018486 B2 JP 3018486B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- transistors
- common
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は任意のバイアス電圧を与え、かつバイアス点
に流入流出する電流と同じ電流を出力する事ができるバ
イアス回路に関する。
に流入流出する電流と同じ電流を出力する事ができるバ
イアス回路に関する。
従来のトランジスタのベースを駆動する、たとえばベ
ース接地のバイアス回路では、駆動されるトランジスタ
のhFEが低いものしか使えない場合、そのトランジスタ
のエミッタ電流とコレクタ電流は異なるものとなる。
ース接地のバイアス回路では、駆動されるトランジスタ
のhFEが低いものしか使えない場合、そのトランジスタ
のエミッタ電流とコレクタ電流は異なるものとなる。
上記のようにベース接地回路でhFEの低い、例えばhFE
が100以下の場合等のトランジスタを使用しなければな
らない場合、入力電流より出力電流が小さくなりロス電
流が１％以上になり利得の低下が無視できなくなる。ま
た、このような回路をモノリシックIC化する場合、製造
ロットごとにhFEはかなりばらつくため均一の特性を得
る事がむずかしい。
が100以下の場合等のトランジスタを使用しなければな
らない場合、入力電流より出力電流が小さくなりロス電
流が１％以上になり利得の低下が無視できなくなる。ま
た、このような回路をモノリシックIC化する場合、製造
ロットごとにhFEはかなりばらつくため均一の特性を得
る事がむずかしい。
本発明のバイアス回路は同じ導伝形式の第1,第２のト
ランジスタを備え、第１のトランジスタのベース及び第
２のトランジスタのベースとコレクタと第２の電流源の
一端とを共通に接続し、第２の電流源の他端と第１の電
流源の一端を共通に接続し更に第１の電源端子に接続し
第１の電流源の他端は第１のトランジスタのコレクタと
接続して補正電流出力端子とし、第1,第２のトランジス
タとは導伝形式とは異なる第3,第４のトランジスタのベ
ースを共通に接続してバイアス電圧入力端子とし、第3,
第４のトランジスタのコレクタは共通に接続して第２の
電源端子に接続し、第2,第４のトランジスタのエミッタ
を共通に接続し、第1,第３のトランジスタのエミッタを
共通に接続してバイアス電圧出力端子とした。
ランジスタを備え、第１のトランジスタのベース及び第
２のトランジスタのベースとコレクタと第２の電流源の
一端とを共通に接続し、第２の電流源の他端と第１の電
流源の一端を共通に接続し更に第１の電源端子に接続し
第１の電流源の他端は第１のトランジスタのコレクタと
接続して補正電流出力端子とし、第1,第２のトランジス
タとは導伝形式とは異なる第3,第４のトランジスタのベ
ースを共通に接続してバイアス電圧入力端子とし、第3,
第４のトランジスタのコレクタは共通に接続して第２の
電源端子に接続し、第2,第４のトランジスタのエミッタ
を共通に接続し、第1,第３のトランジスタのエミッタを
共通に接続してバイアス電圧出力端子とした。
次に本発明について図面を参照して説明する。本発明
の基本回路を第１図に示す。第１図において電流源I1と
I2は同じ電流値とする。トランジスタQ1,Q2,Q3,Q4でト
ランジスタQ3,Q4のベース電圧を基準電位として、トラ
ンジスタQ2側のコレクタを入力点、トランジスタQ1のコ
レクタを出力点とするカレントミラー回路を構成してい
る。またトランジスタQ3,Q4が共通に接続された端子T4
はバイアス電圧入力端子となる。電源端子T3及びT5は端
子T4に対してそれぞれ高電位，低電位としトランジスタ
Q1,Q2,Q3,Q4が動作する電圧に設定する。端子T1はバイ
アス電圧出力端子となり、端子T2は補正電流出力端子と
なる。バイアス電圧出力端子T1は、バイアス電圧入力端
子T4を入力としたトランジスタQ3を使用したエミッタフ
ォロワの出力となっている。カレントミラーを構成して
いるトランジスタQ1,Q2,E3,Q4は、面積比をトランジス
タQ1とQ2、Q3とQ4でそれぞれ１対１にとればトランジス
タQ1とトランジスタQ2のコレクタ電流は等しくなり、前
述したように電流源I1,I2が同じ電流量でバイアス電圧
出力端子T1での電流の流入流出がなければ補正電流出力
端子T2には電流の流入流出はない。バイアス電圧出力端
子T1より本バイアス回路に電流の流入があった場合、流
入電流はトランジスタQ3のエミッタ電流の増加分とな
り、トランジスタQ3のベース−エミッタ間電圧VBEが流
入電流分増加する。それに対してトランジスタQ1のVBE
はトランジスタQ3のVBE増加分だけ逆に減少してトラン
ジスタQ1のコレクタ電流はバイアス電圧出力端子TQから
の流入分だけ減少して、補正電流出力端子T2からはバイ
アス電圧出力回路T1からの流入電流と同じ電流量が流出
する。また逆にバイアス電圧出力端子T1から電流の流出
があった場合は同様に流出電流と同じ電流量が補正電流
出力端子T2より流入される。補正電流出力端子T2の電位
はT2が接続される回路の電位によって決定される。
の基本回路を第１図に示す。第１図において電流源I1と
I2は同じ電流値とする。トランジスタQ1,Q2,Q3,Q4でト
ランジスタQ3,Q4のベース電圧を基準電位として、トラ
ンジスタQ2側のコレクタを入力点、トランジスタQ1のコ
レクタを出力点とするカレントミラー回路を構成してい
る。またトランジスタQ3,Q4が共通に接続された端子T4
はバイアス電圧入力端子となる。電源端子T3及びT5は端
子T4に対してそれぞれ高電位，低電位としトランジスタ
Q1,Q2,Q3,Q4が動作する電圧に設定する。端子T1はバイ
アス電圧出力端子となり、端子T2は補正電流出力端子と
なる。バイアス電圧出力端子T1は、バイアス電圧入力端
子T4を入力としたトランジスタQ3を使用したエミッタフ
ォロワの出力となっている。カレントミラーを構成して
いるトランジスタQ1,Q2,E3,Q4は、面積比をトランジス
タQ1とQ2、Q3とQ4でそれぞれ１対１にとればトランジス
タQ1とトランジスタQ2のコレクタ電流は等しくなり、前
述したように電流源I1,I2が同じ電流量でバイアス電圧
出力端子T1での電流の流入流出がなければ補正電流出力
端子T2には電流の流入流出はない。バイアス電圧出力端
子T1より本バイアス回路に電流の流入があった場合、流
入電流はトランジスタQ3のエミッタ電流の増加分とな
り、トランジスタQ3のベース−エミッタ間電圧VBEが流
入電流分増加する。それに対してトランジスタQ1のVBE
はトランジスタQ3のVBE増加分だけ逆に減少してトラン
ジスタQ1のコレクタ電流はバイアス電圧出力端子TQから
の流入分だけ減少して、補正電流出力端子T2からはバイ
アス電圧出力回路T1からの流入電流と同じ電流量が流出
する。また逆にバイアス電圧出力端子T1から電流の流出
があった場合は同様に流出電流と同じ電流量が補正電流
出力端子T2より流入される。補正電流出力端子T2の電位
はT2が接続される回路の電位によって決定される。
次に実際に本発明のバイアス回路を使用した回路を第
２図に示す。第２図において第１図と同じ機能の素子に
ついては同じ符号を記した。第２図は信号電流を反転さ
せる回路であり、入力電流信号源ISの電流を信号出力端
子T6で反転させて得るものである。端子T3,T4は電源端
子であり、トランジスタQ5,Q6,Q7,Q8はカレントミラー
を構成している。Q5,Q6のエミッタ面積は同じにしてト
ランジスタQ5のコレクタ電流I1とトランジスタQ6のコレ
クタ電流I2は同じ電流値となっている。トランジスタQ8
のコレクタ電流I4は電流信号源ISの直流バイアス電流よ
りも大きく選ぶことによりトランジスタQ9のエミッタに
はI4−ISなる電流が流れる。トランジスタQ9はベース接
地回路となっている。ところがトランジスタQ9のhFEが
低い場合、トランジスタQ9のベース電流IBだけトランジ
スタQ9のコレクタ電流は少なくなり、信号電流のロスが
生じるが、バイアス回路の補正電流出力端子T4からは、
トランジスタQ9のベース電流IBと同じ電流量の補正電流
IFが流出し、トランジスタQ9のコレクタ電流に加えてい
るので、トランジスタQ9のベース接地回路でのロスはな
くなっている。ダイオードD1は補正電流出力端子２の電
位をトランジスタQ1が正常動作するための電位に確保す
るためのものである。トランジスタQ10,Q11はカレント
ミラー回路で、信号電流出力端子T6より入力信号源ISと
は反転した信号電流が得る事ができる。
２図に示す。第２図において第１図と同じ機能の素子に
ついては同じ符号を記した。第２図は信号電流を反転さ
せる回路であり、入力電流信号源ISの電流を信号出力端
子T6で反転させて得るものである。端子T3,T4は電源端
子であり、トランジスタQ5,Q6,Q7,Q8はカレントミラー
を構成している。Q5,Q6のエミッタ面積は同じにしてト
ランジスタQ5のコレクタ電流I1とトランジスタQ6のコレ
クタ電流I2は同じ電流値となっている。トランジスタQ8
のコレクタ電流I4は電流信号源ISの直流バイアス電流よ
りも大きく選ぶことによりトランジスタQ9のエミッタに
はI4−ISなる電流が流れる。トランジスタQ9はベース接
地回路となっている。ところがトランジスタQ9のhFEが
低い場合、トランジスタQ9のベース電流IBだけトランジ
スタQ9のコレクタ電流は少なくなり、信号電流のロスが
生じるが、バイアス回路の補正電流出力端子T4からは、
トランジスタQ9のベース電流IBと同じ電流量の補正電流
IFが流出し、トランジスタQ9のコレクタ電流に加えてい
るので、トランジスタQ9のベース接地回路でのロスはな
くなっている。ダイオードD1は補正電流出力端子２の電
位をトランジスタQ1が正常動作するための電位に確保す
るためのものである。トランジスタQ10,Q11はカレント
ミラー回路で、信号電流出力端子T6より入力信号源ISと
は反転した信号電流が得る事ができる。
以上説明したように、本発明のバイアス回路によれ
ば、バイアス点に流入または流出する電流と同じ電流量
を流出または流入させる事ができるので、バイアス駆動
するトランジスタのhFEが低い場合でも（例えばhFEが10
0以下の場合）、信号電流がバイアス駆動するトランジ
スタを通ってもロスは無視でき（従来の1/（１＋hF
E））、利得低下がほとんどなく、しかもIC製造ばらつ
き（hFEのばらつき）に対し、利得ばらつきの少ない安
定した動作を得る事ができる。
ば、バイアス点に流入または流出する電流と同じ電流量
を流出または流入させる事ができるので、バイアス駆動
するトランジスタのhFEが低い場合でも（例えばhFEが10
0以下の場合）、信号電流がバイアス駆動するトランジ
スタを通ってもロスは無視でき（従来の1/（１＋hF
E））、利得低下がほとんどなく、しかもIC製造ばらつ
き（hFEのばらつき）に対し、利得ばらつきの少ない安
定した動作を得る事ができる。
第１図は本発明の基本動作回路、第２図は本発明の使用
例である。 Q1〜Q11……トランジスタ、D1……ダイオード、I1〜I3
……直流電流源、IS……信号電流源。
例である。 Q1〜Q11……トランジスタ、D1……ダイオード、I1〜I3
……直流電流源、IS……信号電流源。
Claims (1)
- 【請求項１】同じ導電形式の第1,第２のトランジスタを
備え、第１のトランジスタのベースと、第２のトランジ
スタのベース及びコレクタと第２の電流源の一端とを共
通に接続し、第２の電流源の他端と第１の電流源の一端
を共通に接続し更に第１の電源端子に接続し、第１の電
流源の他端は第１のトランジスタのコレクタと接続して
補正電流出力端子とし、第1,第２のトランジスタとは導
伝形式とは異なる第3,第４のトランジスタのベースを共
通に接続してバイアス電圧入力端子とし、第3,第４のト
ランジスタのコレクタは共通に接続して第２の電源端子
に接続し、第2,第４のトランジスタのエミッタを共通に
接続し、第1,第３のトランジスタのエミッタを共通に接
続してバイアス電圧出力端子としたバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2316913A JP3018486B2 (ja) | 1990-11-21 | 1990-11-21 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2316913A JP3018486B2 (ja) | 1990-11-21 | 1990-11-21 | バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04186906A JPH04186906A (ja) | 1992-07-03 |
| JP3018486B2 true JP3018486B2 (ja) | 2000-03-13 |
Family
ID=18082311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2316913A Expired - Lifetime JP3018486B2 (ja) | 1990-11-21 | 1990-11-21 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3018486B2 (ja) |
-
1990
- 1990-11-21 JP JP2316913A patent/JP3018486B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04186906A (ja) | 1992-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04227104A (ja) | 増幅回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JP2644191B2 (ja) | バッファアンプ | |
| JPS6357808B2 (ja) | ||
| JPH0480406B2 (ja) | ||
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH0328581Y2 (ja) | ||
| JPH089933Y2 (ja) | 帰還増幅器 | |
| JPS6255327B2 (ja) | ||
| JP2752836B2 (ja) | 電圧・電流変換回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JP2829738B2 (ja) | コンパレータ | |
| JPH0233207A (ja) | バッファ回路 | |
| JPH0522275B2 (ja) | ||
| JPH05129852A (ja) | 差動増幅回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH10209772A (ja) | 演算増幅回路 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH0869335A (ja) | 基準電流回路 | |
| JPH01236804A (ja) | 増幅器 | |
| JPH0385007A (ja) | 定電流回路 | |
| JPH035091B2 (ja) | ||
| JPH0155768B2 (ja) |