JPH04227104A

JPH04227104A - 増幅回路

Info

Publication number: JPH04227104A
Application number: JP3225867A
Authority: JP
Inventors: Pieter G Blanken; ピエテル　ヘリット　ブランケン; Franciscus J M Thus; フランシスカス　ヨハネス　マリア　ツース
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1990-09-06
Filing date: 1991-09-05
Publication date: 1992-08-17
Also published as: DE69119169D1; EP0475507B1; NL9001966A; DE69119169T2; EP0475507A1; SG44717A1; US5162751A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、駆動段と出力段とを具
える増幅回路であって、駆動段は入力信号端子と差動対
とを有し、この差動対は第１及び第２入力端子と、共通
端子と、第１及び第２出力端子とを有し、第２入力端子
は一方向性素子により第１電源端子に結合され、前記の
出力段は出力信号端子と、第１導電型の第１出力トラン
ジスタと、第２導電型の第２出力トランジスタとを有し
、第１出力トランジスタのベースは第１入力端子に結合
され、第１出力トランジスタのエミッタは第１電源端子
に結合され、第１出力トランジスタのコレクタは出力信
号端子に結合され、第２出力トランジスタのベースは第
２出力端子に結合され、第２出力トランジスタのエミッ
タは第２電源端子に結合され、第２出力トランジスタの
コレクタは出力信号端子に結合され、前記の第１出力ト
ランジスタと、前記の差動対と、前記の一方向性素子と
を以ってトランスリニア回路網を構成している当該増幅
回路に関するものである。

【０００２】このような増幅回路は全般的な目的に適し
ているも、集積半導体回路に用いるのが有利であり、駆
動段は特に出力トランジスタのＡＢ級動作を達成するの
に適している。

【０００３】

【従来の技術】このような増幅回路は１９８５年１２月
発行の雑誌　”ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏ
ｌｉｄ　Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ”，　Ｖｏｌ．
ＳＣ−２０，　Ｎｏ．６の第１１４４〜１１５０頁に記
載された論文　”Ｌｏｗ　ｖｏｌｔａｇｅ　ｏｐｅｒａ
ｔｉｏｎａｌ　ａｍｐｌｉｆｉｅｒ　ｗｉｔｈ　ｒａｉ
ｌ−ｔｏ−ｒａｉｌ　ｉｎｐｕｔａｎｄ　ｏｕｔｐｕｔ
　ｒａｎｇｅｓ”に記載されており既知である。この論
文の図４には演算増幅器の一部を成す増幅段が示されて
おり、この増幅段は、出力トランジスタをＡＢ級動作さ
せるために、第２入力端子と第１電源端子との間に前記
の一方向性素子と直列に接続された他の一方向性素子と
、第２入力端子と第２電源端子との間に結合された電流
源とを有している。従って、動作中、電流源は双方の一
方向性素子に電流を供給し、この電流により第２入力端
子と第１電源端子との間に基準電圧を生ぜしめ、駆動段
がこの基準電圧に基づいてＡＢ級動作を達成している。

【０００４】

【発明が解決しようとする課題】この既知の増幅回路に
は、２つの一方向性素子と電流源との為に少なくとも２
つの接合（ｐｎ接合）電圧と１つの飽和電圧との合計に
等しい電圧を電源電圧が必要とするという欠点がある。従って、必要とする電源電圧は標準のボタン電池（１．
２　Ｖ）よりも大きくなり、これが為例えば補聴器回路
のような比較的低い電源電圧を必要とする回路にこの既
知の増幅回路を使用しえなくなる。

【０００５】本発明の目的は、比較的低い電源電圧でＡ
Ｂ級動作を達成しうる増幅回路を提供せんとするにある
。

【０００６】

【課題を解決するための手段】本発明は、駆動段と出力
段とを具える増幅回路であって、駆動段は入力信号端子
と差動対とを有し、この差動対は第１及び第２入力端子
と、共通端子と、第１及び第２出力端子とを有し、第２
入力端子は一方向性素子により第１電源端子に結合され
、前記の出力段は出力信号端子と、第１導電型の第１出
力トランジスタと、第２導電型の第２出力トランジスタ
とを有し、第１出力トランジスタのベースは第１入力端
子に結合され、第１出力トランジスタのエミッタは第１
電源端子に結合され、第１出力トランジスタのコレクタ
は出力信号端子に結合され、第２出力トランジスタのベ
ースは第２出力端子に結合され、第２出力トランジスタ
のエミッタは第２電源端子に結合され、第２出力トラン
ジスタのコレクタは出力信号端子に結合され、前記の第
１出力トランジスタと、前記の差動対と、前記の一方向
性素子とを以ってトランスリニア回路網を構成している
当該増幅回路において、前記の第２出力トランジスタを
駆動するために、前記の駆動段が少なくとも前記の第２
出力端子に結合された電流ミラーを具えていることを特
徴とする。

【０００７】ＡＢ級動作を達成するために、本発明によ
る増幅回路ではトランスリニア（ｔｒａｎｓｌｉｎｅａ
ｒ）　回路網を用い、一方向性素子に供給される第１電
流により第２入力端子と第１電源端子との間に第１基準
電圧を形成し、第１出力端子を介して差動対に供給され
る第２電流により第１入力端子と共通端子との間に第２
基準電圧を形成するのが有利である。差動対は供給され
るこれらの電流及びその結果の基準電圧とに依存して、
第２入力端子と共通端子との間の第１電圧と、この第１
電圧に関連して第２出力端子を経て流れる第３電流とを
発生し、この第３電流が更に第１入力端子と第１電源端
子との間の第２電圧を決定する。第１出力トランジスタ
の設定はこの第２電圧により決定され、一方本発明によ
れば第２出力トランジスタの設定が、第１電圧に関連し
て電流ミラーを介して流れる第３電流によって決定され
る。従って、第１及び第２出力トランジスタの設定の各
々はＡＢ級動作をもたらすトランスリニア回路網の（ｐ
ｎ）接合にまたがる基準電圧に基づいて決定され、必要
とする最小電源電圧は電流ミラーの結果による１つの接
合電圧と、共通端子と第１電源端子との間に結合したテ
ール電流源及び差動対の結果による２つの飽和電圧との
和に等しくなる。

【０００８】本発明による増幅回路の第１例では、前記
の電流ミラーが前記の第２出力トランジスタと他の一方
向性素子とを具え、この他の一方向性素子が第２出力端
子と第２電源端子との間に結合されているようにするこ
とができる。本例では、前記の他の一方向性素子及び第
２出力トランジスタがそれぞれ電流ミラーの入力部及び
出力部として機能する為、第１電圧に関連する第３電流
が第２出力トランジスタの設定を比較的簡単に行なう。本例では前記の他の一方向性素子を用いている結果、必
要とする最小電源電圧は変化しない。その理由は、この
一方向性素子が前記の１つの接合電圧で正しく動作する
為である。

【０００９】本発明による増幅回路の第２の例では、前
記の入力信号端子が前記の共通端子に結合され、前記の
第１入力端子が前記の第１出力端子に結合されているよ
うにする。本例は入力端子を増幅回路に供給する第１の
方法を供するものである。この場合の本発明による増幅
回路では、前記の駆動段が電流源とバッファトランジス
タとを有し、このバッファトランジスタのベースが前記
の入力信号端子に結合され、このバッファトランジスタ
のエミッタが前記の共通端子に結合され、このバッファ
トランジスタのコレクタが前記の電流源により前記の第
２電源端子に結合されているようにすることができる。上記の電流源及びバッファトランジスタは、入力信号端
子に結合された信号源により駆動段に与えられる負荷を
低減させるバッファ段を構成する。本例では更に、前記
の駆動段が、前記の共通端子と第１電源端子との間に結
合されたテール電流源を具え、このテール電流源が第１
導電型のトランジスタを有し、このトランジスタの主電
流通路が前記の共通端子と第１電源端子との間に結合さ
れ、このトランジスタのベースは前記のバッファトラン
ジスタのコレクタに結合されているようにすることがで
きる。この構成の増幅回路によれば、テール電流源とし
て動作するトランジスタが、不所望な電源電圧の増大を
要することなく適切なベース−エミッタ電圧を受けるよ
うになる。

【００１０】本発明による増幅回路の第３の例では、前
記の入力信号端子が前記の第１入力端子に結合されてい
るようにすることができる。本例は入力信号を増幅回路
に供給する第２の方法を供するものである。この場合の
本発明による増幅回路では、前記の駆動段が他の差動対
を有し、この他の差動対の非反転入力端、反転入力端及
び出力端がそれぞれ前記の入力信号端子、前記の第１入
力端子及び前記の第１出力トランジスタのベースに結合
されているようにすることができる。上記の他の差動対
は、入力端子に結合された信号源により駆動段に与えら
れる負荷を低減させるバッファ段を構成する。本例では
更に、前記の駆動段が、前記の共通端子と第１電源端子
との間に結合されたテール電流源を有し、このテール電
流源が第１導電型のトランジスタを有し、このトランジ
スタの主電流通路が前記の共通端子と第１電源端子との
間に結合され、このトランジスタのベースは前記の第１
出力端子に結合されているようにすることができる。こ
の構成によれば、テール電流源として動作するトランジ
スタが、不所望な電源電圧の増大を要することなく適切
なベース−エミッタ電圧を受けるようになる。

【００１１】本発明による増幅回路の第４の例では、前
記の駆動段が、入力端子と出力端子とを有する他の電流
ミラーと、この他の電流ミラーの入力端子と第１電源端
子との間に結合された主電流通路を有する第１導電型の
トランジスタとを具え、この第１導電型のトランジスタ
のベースが第１出力トランジスタのベースに結合され、
前記の他の電流ミラーの出力端子が第１出力端子に結合
されているようにすることができる。本例の場合、既に
第２電流を流している第１出力端子に、第１出力トラン
ジスタを流れる主電流に関連する電流を上記の他の電流
ミラーにより供給する。第１出力端子と第２電源端子と
の間に結合した電流源を駆動段が有するようにした本例
では、前記の電流源が第１出力端子と第２電源端子との
間に結合された主電流通路を有する第２導電型のトラン
ジスタを具え、この第２導電型のトランジスタのベース
が第２出力トランジスタのベースに結合されているよう
にすることができる。本例では、第２出力トランジスタ
を流れる主電流に関連する第２電流が上記の電流源によ
り供給される。従って、第１及び第２出力トランジスタ
の主電流のそれぞれの目安となる２つの電流が第１出力
端子を経て流れる。これらの２つの電流が、交差ひずみ
を比較的低くし周波数応答を改善した出力トランジスタ
のＡＢ級動作を達成する。

【００１２】本発明による増幅回路の第５の例では、前
記の駆動段が、第１出力トランジスタのベースと第１入
力端子との間に結合されたレベルシフト回路を具え且つ
前記の駆動段が、第２入力端子と第１電源端子との間に
前記の一方向性素子と直列に結合された他のレベルシフ
ト回路を具えているようにすることができる。これら双
方のレベルシフト回路は電圧降下を生ぜしめる為、駆動
段をより簡単な構成にすることができる。本例では更に
、前記のレベルシフト回路の各々が抵抗を有するように
することができる。

【００１３】本発明による増幅回路の第６の例では、前
記の駆動段が、第１出力トランジスタのベースと第１入
力端子との間に結合されたバッファ増幅器を具え且つ前
記の駆動段が、第２出力端子と第２出力トランジスタの
ベースとの間に結合された他のバッファ増幅器を具えて
いるようにすることができる。これら２つのバッファ増
幅回路の各々は、駆動段によって関連の出力トランジス
タに与えられる負荷を低減させる。

【００１４】本発明による増幅回路の第７の例では、前
記の駆動段が、第２入力端子に結合された電流ミラー回
路を具えており、この電流ミラー回路が少なくとも一方
向性素子を具えているようにすることができる。上記の
電流ミラー回路は第２入力端子に与えられる負荷を低減
させる低交流インピーダンスを構成する。

【００１５】

【実施例】図面中、同様な部分に同じ符号を付してある
。図１は本発明による増幅回路の一実施例を示す。この
増幅回路は、主電流通路が第１電源端子１と第２電源端
子２との間に直列に結合されている第１出力トランジス
タＴ１及び第２出力トランジスタＴ２を有する出力段Ｕ
と、これら出力トランジスタをＡＢ級動作させるように
する駆動段Ｓとを具えている。出力トランジスタＴ１及
びＴ２のエミッタは電源端子１及び２にそれぞれ結合さ
れ、これら出力トランジスタＴ１及びＴ２のコレクタは
出力端子３に結合されている。出力トランジスタＴ１及
びＴ２のベースは駆動段Ｓに接続され、この駆動段は第
１入力端子４、第２入力端子５、第１出力端子６、第２
出力端子７及び共通端子８を有する差動対Ｔ３，　Ｔ４
を具えている。入力端子４は抵抗Ｒ１により入力信号端
子９及び出力トランジスタＴ１のベースに結合され且つ
電流源Ｊ１により電源端子２にも結合されている。入力
端子５は抵抗Ｒ２とダイオード接続トランジスタＴ５の
形態の一方向性素子とにより電源端子１に結合され且つ
電流源Ｊ２により電源端子２に結合されている。出力端
子６及び７の双方は電源端子２に結合されている。すな
わち出力端子６は電流源Ｊ３により、出力端子７はダイ
オード接続トランジスタＴ６の形態の他の一方向性素子
により電源端子２に結合されている。出力端子７は出力
トランジスタＴ２のベースにも接続され、トランジスタ
Ｔ６及びＴ２が電流ミラーＴ２，　Ｔ６を構成している
。差動対Ｔ３，　Ｔ４の共通端子８はテール電流源とし
て機能するトランジスタＴ７の主電流通路により電源端
子１に結合され、このトランジスタＴ７のベースは出力
端子６に結合されている。ＡＢ級動作を達成するために
本発明による増幅回路では、出力トランジスタＴ１、差
動対Ｔ３，　Ｔ４及びトランジスタＴ５より成るトラン
スリニア回路網を用いるのが有利である。電流源Ｊ２は
抵抗Ｒ２及びトランジスタＴ５の直列回路に第１電流を
供給して入力端子５と電源端子１との間の第１基準電圧
を決定し、電流源Ｊ３はトランジスタＴ３に第２電流を
供給して入力端子４と共通端子８との間の第２基準電圧
を決定する。これにより、供給される電流及びその結果
の基準電圧に応じて、トランジスタＴ４に第３電流を流
し、入力端子５と共通端子８との間の第１電圧を決定し
、これら基準電圧と第１電圧とが入力端子４と電源端子
１との間の第２電圧を決定する。出力トランジスタＴ１
の設定は第２電圧により決定され、第１電圧に関連する
第３電流がトランジスタＴ６の両端間に第３電圧を発生
させて出力トランジスタＴ２の設定を決定する。従って
、出力トランジスタＴ１及びＴ２の設定の各々はＡＢ級
動作をもたらすトランスリニア回路網の（ｐｎ）接合に
またがる基準電圧によって達成される。この場合、必要
とする最小電源電圧はトランジスタＴ６による１つの接
合電圧とトランジスタＴ４及びトランジスタＴ７による
２つの飽和電圧との和に等しくなる。トランジスタＴ７
にまたがって適切な電圧を得るために本例の増幅回路は
レベルシフト回路として抵抗Ｒ１及びＲ２を有するも、
これらの回路は種々の他の構成にすることもできる。本
発明による増幅回路は更に、レベルシフト回路を必要と
しないように構成することもできる。本発明による増幅
回路の特徴は、出力トランジスタのＡＢ級動作が、入力
信号の増幅をも行なう構成素子によって達成されるとい
うことである。入力端子９に与えられる入力信号は出力
トランジスタＴ１に直接供給されるとともに、差動対Ｔ
３，　Ｔ４を経て電流ミラーＴ２，　Ｔ６に反転形態で
供給される。

【００１６】図２は図１に示す本発明による増幅回路の
変形例を示すもので、電流源Ｊ３を、主電流通路が出力
端子６と電源端子２との間に結合されベースが出力トラ
ンジスタＴ２のベースに結合されたトランジスタＴ８と
して構成している。従って、出力トランジスタＴ２及び
トランジスタＴ８のベース−エミッタ接合が互いに並列
に結合されている為、トランジスタＴ８により供給され
る第２電流は出力トランジスタＴ１を流れる電流に関連
する。この変形例は更に、この増幅回路が出力トランジ
スタＴ１のベースに結合されたベースを有するトランジ
スタＴ９を具えているという点、及びこの増幅回路が他
の電流ミラーＴ１０，　Ｔ１１を具え、この電流ミラー
の入力端がトランジスタＴ９の主電流通路により電源端
子１に結合され且つこの電流ミラーの出力端子が出力端
子６に結合されているという点で図１に示す実施例と相
違している。従って、出力トランジスタＴ１及びトラン
ジスタＴ９のベース−エミッタ接合が互いに並列に配置
されている為、トランジスタＴ９により電流ミラーＴ１
０，　Ｔ１１に供給される電流は出力トランジスタＴ１
を流れる電流に関連する。従って、電流ミラーＴ１０，
　Ｔ１１はトランジスタＴ９により供給される電流の再
生電流をトランジスタＴ３に供給し、このトランジスタ
Ｔ３は出力トランジスタＴ１及びＴ２を流れる電流の和
にほぼ比例する電流を流す。図１に示す実施例に比べて
追加した構成素子の結果、本例の増幅回路は駆動段Ｓに
おける電位変化を低減させ、その結果特に増幅回路の速
度に関して周波数応答を改善するとともに交差ひずみを
低減させる。本例の場合、構成素子を追加したにもかかわらず電源電
圧は増大させる必要がない。

【００１７】図３は図１及び２に示す本発明による増幅
回路の他の変形例を示す。この変形例は図１及び２に示
す構成素子に加えて、入力信号端子９と入力端子４との
間に結合したバッファ段Ｔ１２，　Ｔ１３，　Ｊ４と、
入力端子５に結合された電流ミラー回路Ｔ５，　Ｔ１４
，　Ｔ１５，　Ｊ５と、出力トランジスタＴ１，　Ｔ２
のベースに直列に結合された２つのバッファ増幅器Ａ１
，　Ａ２と、トランジスタＴ４，　Ｔ６，　Ｔ９及びＴ
１０　のエミッタにそれぞれ直列に結合された４つのエ
ミッタ抵抗Ｒ３，　Ｒ４，　Ｒ５，　Ｒ６とを具えてい
る。バッファ段Ｔ１２，　Ｔ１３，　Ｊ４は他の差動対
Ｔ１２，　Ｔ１３を具え、その非反転入力端子は入力信
号端子９に結合され、反転入力端子は入力端子４に結合
され、出力端子は出力トランジスタＴ１のベースに結合
されている。テール電流源を供給するために、差動対Ｔ
１２，　Ｔ１３は更に電流源Ｊ４により電源端子１に結
合され、差動対Ｔ１２，　Ｔ１３の他の出力端は電源端
子２に接続されている。このバッファ段は入力信号端子
９に結合された信号源により駆動段に与えられる負荷を
減少させる。この場合、入力信号端子９に供給される入
力信号は少なくともバッファ増幅器Ａ１が反転を行なわ
ない場合に反転形態で出力トランジスタＴ１に供給され
る。電流ミラー回路Ｔ５，　Ｔ１４，　Ｔ１５，　Ｊ５
はトランジスタＴ１４　を有し、そのエミッタは電源端
子１に結合され、そのコレクタは電流源Ｊ５により電源
端子２に結合され、そのベースはトランジスタＴ５の相
互結合電極に結合されている。更に、トランジスタＴ１
５　の主電流通路は入力端子５と電源端子１との間に結
合され、トランジスタＴ１５　のベースはトランジスタ
Ｔ１４　のコレクタに接続されている。このように形成
した電流ミラー回路は入力端子５と電源端子１との間の
信号電流インピーダンスを低減させる作用をし、これに
より増幅回路の周波数応答を改善させる。本例に用いた
バッファ増幅器Ａ１及びＡ２の各々は電流増幅器として
作用する。その結果、これらバッファ増幅器は出力段Ｕ
に与えられる負荷を低減させるとともに駆動段における
信号を最小化でき、これにより電力消費量を少なくする
。本例は使用する電流ミラーの電流ミラー比を１以外に
する方法を提供するものである。この点は関連のトラン
ジスタに対するエミッタ面積を等しくしないように選択
することにより簡単に達成しうるも、本例は図示してあ
るように前記のエミッタ抵抗Ｒ３，　Ｒ４，　Ｒ５及び
Ｒ６を用いるものである。従って、例えばトランジスタ
Ｔ９は出力トランジスタＴ１よりも小さな電流を流す。その理由はトランジスタＴ９のベース−エミッタ電圧が
トランジスタＴ１のベース−エミッタ電圧よりも小さく
なる為である。本例はトランジスタＴ１を流れる電流と
トランジスタＴ９を流れる電流とのスケーリング、トラ
ンジスタＴ２を流れる電流とトランジスタＴ６を流れる
電流とのスケーリング、トランジスタＴ３を流れる電流
とトランジスタＴ４を流れる電流とのスケーリング及び
トランジスタＴ１０　を流れる電流とトランジスタＴ１
１　を流れる電流とのスケーリングのみを示しているが
、トランジスタＴ２及びＴ８を流れる電流とトランジス
タＴ６及びＴ８を流れる電流とのスケーリングを行なう
こともできる。

【００１８】図４は本発明による増幅回路の他の実施例
を示す。この実施例は、入力信号端子９をバッファ段Ｔ
１６，　Ｊ６　により共通端子８に結合し、電流源Ｊ３
を省略し（この省略は必ずしも必要でない）、出力端子
２を出力トランジスタＴ１のベースに結合しているとい
う点で図１に示す実施例と相違している。バッファ段Ｔ
１６，　Ｊ６　は、ベースが入力信号端子９に結合され
たトランジスタＴ１６　と、電源端子２をトランジスタ
Ｔ１６　の主電流通路を介して共通端子８に結合する電
流源Ｊ６とを有しており、電流源Ｊ６とトランジスタＴ
１６　の主電流通路との間の接続点にトランジスタＴ７
のベースが排他的に結合されている。この場合、電流源
Ｊ１がトランジスタＴ３に、必要な第２電流を供給し、
この電流源がトランジスタＴ３のベースに結合されてい
る為、トランジスタＴ７はこれを差動対Ｔ３，　Ｔ４の
テール電流源として機能させるのに適した駆動を受ける
。本例は原理的に、図３に示す増幅回路に比べて、バッ
ファ段Ｔ１２，　Ｔ１３，　Ｊ４をバッファ段Ｔ１６，
　Ｊ６　と置き換え且つトランジスタＴ１６　及びＴ３
を差動対Ｔ１２，　Ｔ１３と同様に動作させることによ
り単に簡単化した入力信号供給方法を提供するものであ
る。

【００１９】図５は図４に示す増幅回路の変形例を示す
。本例も図４に示す構成素子に加えて、図３に示す幾つ
かの構成素子、すなわち電流源トランジスタＴ８及びＴ
９、電流ミラーＴ１０，　Ｔ１１及びバッファ増幅器Ａ
１及びＡ２を有する。本例は更に、出力端子６と電源端
子１との間に結合され電流源Ｊ１により抵抗Ｒ１に供給
される電流を取出す電流源Ｊ７を有している。図４では
この電流はトランジスタＴ３を介して取出しているが、
本例ではトランジスタＴ８と電流ミラーＴ１０，　Ｔ１
１とがトランジスタＴ３を流れる電流を決定する。この
電流設定及び図３につき説明したこれによる効果を妨害
しないようにするために、電流源Ｊ７を付加した。その
他の点に関しては図示の増幅回路及びその構成素子は前
述した例につき説明した通りに動作する。必要とする電
源電圧も同じである。

【００２０】本発明は上述した例のみに限定されず、幾
多の変更を加えうること勿論である。例えば、図示する
種々の例の構成素子を種々の方法で互いに組合せること
ができ、しかも逆の導電型のトランジスタを用いること
もできる。

【図面の簡単な説明】

【図１】本発明による増幅回路の一実施例を示す回路図
である。

【図２】図１に示す本発明による増幅回路の変形例を示
す回路図である。

【図３】図１及び２に示す本発明による増幅回路の他の
変形例を示す回路図である。

【図４】本発明による増幅回路の他の実施例を示す回路
図である。

【図５】図４に示す増幅回路の変形例を示す回路図であ
る。

【符号の説明】

１　　第１電源端子２　　第２電源端子３　　出力端子４　　第１入力端子５　　第２入力端子６　　第１出力端子７　　第２出力端子８　　差動対Ｔ３，　Ｔ４の共通端子９　　入力信号端子Ｕ　　出力段Ｓ　　駆動段Ｊ１，　Ｊ２，　Ｊ３，　Ｊ４，　Ｊ５，　Ｊ６，　Ｊ
７　　電流源Ａ１，　Ａ２　　バッファ増幅器

Claims

【特許請求の範囲】

【請求項１】　　駆動段と出力段とを具える増幅回路で
あって、駆動段は入力信号端子と差動対とを有し、この
差動対は第１及び第２入力端子と、共通端子と、第１及
び第２出力端子とを有し、第２入力端子は一方向性素子
により第１電源端子に結合され、前記の出力段は出力信
号端子と、第１導電型の第１出力トランジスタと、第２
導電型の第２出力トランジスタとを有し、第１出力トラ
ンジスタのベースは第１入力端子に結合され、第１出力
トランジスタのエミッタは第１電源端子に結合され、第
１出力トランジスタのコレクタは出力信号端子に結合さ
れ、第２出力トランジスタのベースは第２出力端子に結
合され、第２出力トランジスタのエミッタは第２電源端
子に結合され、第２出力トランジスタのコレクタは出力
信号端子に結合され、前記の第１出力トランジスタと、
前記の差動対と、前記の一方向性素子とを以ってトラン
スリニア回路網を構成している当該増幅回路において、
前記の第２出力トランジスタを駆動するために、前記の
駆動段が少なくとも前記の第２出力端子に結合された電
流ミラーを具えていることを特徴とする増幅回路。
【請求項２】　　請求項１に記載の増幅回路において、
前記の電流ミラーが前記の第２出力トランジスタと他の
一方向性素子とを具え、この他の一方向性素子が第２出
力端子と第２電源端子との間に結合されていることを特
徴とする増幅回路。
【請求項３】　　請求項１又は２に記載の増幅回路にお
いて、前記の入力信号端子が前記の共通端子に結合され
、前記の第１入力端子が前記の第１出力端子に結合され
ていることを特徴とする増幅回路。
【請求項４】　　請求項３に記載の増幅回路において、
前記の駆動段が電流源とバッファトランジスタとを有し
、このバッファトランジスタのベースが前記の入力信号
端子に結合され、このバッファトランジスタのエミッタ
が前記の共通端子に結合され、このバッファトランジス
タのコレクタが前記の電流源により前記の第２電源端子
に結合されていることを特徴とする増幅回路。
【請求項５】　　請求項４に記載の増幅回路であって、
前記の駆動段が、前記の共通端子と第１電源端子との間
に結合されたテール電流源を具えている当該増幅回路に
おいて、このテール電流源が第１導電型のトランジスタ
を有し、このトランジスタの主電流通路が前記の共通端
子と第１電源端子との間に結合され、このトランジスタ
のベースは前記のバッファトランジスタのコレクタに結
合されていることを特徴とする増幅回路。
【請求項６】　　請求項１又は２に記載の増幅回路にお
いて、前記の入力信号端子が前記の第１入力端子に結合
されていることを特徴とする増幅回路。
【請求項７】　　請求項６に記載の増幅回路において、
前記の駆動段が他の差動対を有し、この他の差動対の非
反転入力端、反転入力端及び出力端がそれぞれ前記の入
力信号端子、前記の第１入力端子及び前記の第１出力ト
ランジスタのベースに結合されていることを特徴とする
増幅回路。
【請求項８】　　請求項６又は７に記載の増幅回路であ
って、前記の駆動段が、前記の共通端子と第１電源端子
との間に結合されたテール電流源を有している当該増幅
回路において、このテール電流源が第１導電型のトラン
ジスタを有し、このトランジスタの主電流通路が前記の
共通端子と第１電源端子との間に結合され、このトラン
ジスタのベースは前記の第１出力端子に結合されている
ことを特徴とする増幅回路。
【請求項９】　　請求項１〜８のいずれか一項に記載の
増幅回路において、前記の駆動段が、入力端子と出力端
子とを有する他の電流ミラーと、この他の電流ミラーの
入力端子と第１電源端子との間に結合された主電流通路
を有する第１導電型のトランジスタとを具え、この第１
導電型のトランジスタのベースが第１出力トランジスタ
のベースに結合され、前記の他の電流ミラーの出力端子
が第１出力端子に結合されていることを特徴とする増幅
回路。
【請求項１０】　　請求項１〜９のいずれか一項に記載
の増幅回路であって、第１出力端子と第２電源端子との
間に結合した電流源を駆動段が有する増幅回路において
、前記の電流源が第１出力端子と第２電源端子との間に
結合された主電流通路を有する第２導電型のトランジス
タを具え、この第２導電型のトランジスタのベースが第
２出力トランジスタのベースに結合されていることを特
徴とする増幅回路。
【請求項１１】　　請求項１〜１０のいずれか一項に記
載の増幅回路において、前記の駆動段が、第１出力トラ
ンジスタのベースと第１入力端子との間に結合されたレ
ベルシフト回路を具えていることを特徴とする増幅回路
。
【請求項１２】　　請求項１１に記載の増幅回路におい
て、前記のレベルシフト回路が抵抗を有することを特徴
とする増幅回路。
【請求項１３】　　請求項１〜１２のいずれか一項に記
載の増幅回路において、前記の駆動段が、第２入力端子
と第１電源端子との間に前記の一方向性素子と直列に結
合された他のレベルシフト回路を具えていることを特徴
とする増幅回路。
【請求項１４】　　請求項１３に記載の増幅回路におい
て、前記の他のレベルシフト回路が抵抗を有しているこ
とを特徴とする増幅回路。
【請求項１５】　　請求項１〜１４のいずれか一項に記
載の増幅回路において、前記の駆動段が、第１出力トラ
ンジスタのベースと第１入力端子との間に結合されたバ
ッファ増幅器を具えていることを特徴とする増幅回路。
【請求項１６】　　請求項１〜１５のいずれか一項に記
載の増幅回路において、前記の駆動段が、第２出力端子
と第２出力トランジスタのベースとの間に結合された他
のバッファ増幅器を具えていることを特徴とする増幅回
路。
【請求項１７】　　請求項１〜１６のいずれか一項に記
載の増幅回路において、前記の駆動段が、第２入力端子
に結合された電流ミラー回路を具えており、この電流ミ
ラー回路が少なくとも一方向性素子を具えていることを
特徴とする増幅回路。