JPH0473195B2

JPH0473195B2 -

Info

Publication number: JPH0473195B2
Application number: JP60121082A
Authority: JP
Inventors: Hiroshi Watanabe
Original assignee: Toppan Moore Co Ltd
Current assignee: Toppan Edge Inc
Priority date: 1985-06-04
Filing date: 1985-06-04
Publication date: 1992-11-20
Also published as: JPS61278992A; US4760575A

Description

【発明の詳細な説明】（産業上の利用分野）この発明は故障検査機能を備えたICカードに
関するものである。

（従来の技術） ICカードは一般に第１図に示すような構造を
している。ICカード１にはプラスチツクなどで
作られたカード・コア２の一部に空所３が形成さ
れ、この中にICモジユール４を収容している。
ICモジユール４には１個ないし２個のLSIチツプ
が搭載されている。このICモジユールには８個
の接点端子５が設けられ、外部の回路とICモジ
ユール４が含まれている電子回路との間の電気的
な接続が行われる。

ICモジユールを保護するために空所３は充て
ん剤６で満たす。またカード・コア２の上下には
印刷層７，７′を接合し、その印刷層の表面には、
必要に応じ図案、文字等が印刷され、さらにその
表めはこれを保護する表層８，８′で蔽われてい
る。第２図は、特に厚さを誇張して図示してある
が、実際の厚さは例えばカード・コア0.55mm、印
刷層0.1mm、表層0.02mmで、全体で0.8mm程度に上
げられる。

第２図は、ICモジユール４に含まれるICの構
成を例示するブロツク図で、CPUチツプ４０と
メモリチツプ４１の２チツプ構成の例を示す。
CPUチツプ４０に含まれるCPU４０１はプログ
ラムによる制御を行ない、ROM４０２はプログ
ラムなどを記憶し、RAM４０３はプログラム・
ステツプの途中においてデータを一時的に記憶す
る役割などを果たす。メモリチツプ４１には
PROMがあり、主としてデータが記憶されてい
る。PROMには種々の品種があるが紫外線によ
るEPROM（ICカードに埋設したときは紫外線を
通す窓を設けない限りデータを消去することがで
きない）、データを消去できるEEPORMなどが
使用される。

ICカードは構造上きわめて薄形に形成される
ため機械的ストレス、特に曲げや衝撃による断線
や他の導体との短絡等の故障を生じやすく、また
製造工程上においても不良を生ずることも少なく
ない。ICカードの多く起こる故障は第１図に４
本の矢印で示す個所の接続不良である。その他の
故障原因として静電気によるメモリの破損等があ
る。これらの故障が存在するときは、データの読
み書きが誤つた不能となつたりする。アドレス線
の一部が断線すれば書込みエリアを誤つたり異な
つたデータを読出したりし、またデータ線の一部
が断線すれば誤つたデータの読み書きがされるこ
とになる。特にコントロール線や電源線の断線は
ICカードの使用不能状態となる。

従来のICカードの故障検査は、一般のデータ
をメモリに記録しこれを読出すことにより、操作
する者のモニタによる確認でデータ処理の正常・
異常の判断をするなどの方法が採られている。

しかし、かかる方法ではデータ線またはアドレ
ス線のいずれか一本が断線しまたは他の導体に接
触する等の故障が生じていても、その故障がたま
たま故障検査に用いられたアドレスまたはデータ
に影響を与えない状態であることがある。かかる
場合は、故障が存在するのに正常と判断されるこ
とがあり故障検査の信頼性に欠けることになる。

（発明が解決しようとする問題点） ICカードは一般に機械的衝撃、折り曲げ、あ
るいは静電気に弱い。ICカードは通常は使用者
に伝手に携帯されており外界からの種々の影響を
受ける。この影響は機械的衝撃のみならず、静電
気の空中放電によるICメモリ自体の破壊の危惧
があり、特に化繊材料の着衣の際の金属片に触れ
た時の放電によるICカードの故障事故も予想さ
れる。このようにICカードは人間が持ち歩くも
のであるだけに故障発生のおそれが大きい。一
方、ICカードは金銭出納、健康管理等に利用さ
れることが多く、特にデータの記録・読出しは正
確性が要求され、誤りは許されない。

従つて、この発明の目的は、ICカードの所持
者または管理者がICカードの使用時に情報の書
込み・読出しに先立ちいつでも容易に正確な故障
検査をすることができ、また製品検査時や出荷後
の点検時等のメントナンスにおいて故障個所を容
易に発見できるような故障検査機能を備えたIC
カードを提供することにある。

（問題点を解決するための手段）この発明に係る故障検査機能を備えたICカー
ドによれば、データの書込まれるべきメモリアド
レス線の数に相当するテスト・エリアを設け、こ
れらテスト・エリアに故障検査に必要な相異なる
所定のデータを予め記録しておき、それらデータ
を順次に読出す手段と、読出された各データが予
め記録されていた故障検査用データと一致してい
るか否かを検出する手段と、その検出結果に基づ
き故障の存在を判定する手段とを備えている。

（作用および効果）この発明によれば、アドレス線とデータ線の内
の多い方の線数に相当する数のテスト・エリアが
与えられるから、たとえば、アドレス線の方が線
数が多い時は、少なくともアドレス線の本数に等
しい数のテスト・エリアがあり、その数と同数の
アドレスが必要となる。従つて、たとえば、一本
のアドレス線のみが「１」で他は「０」であるよ
うな相異なるアドレスをアドレス線数だけ用意
し、これらアドレスにより各テスト・エリアをア
クセスするようにすればすべてのアドレス線につ
いてそれぞれ故障検査をすることができる。この
場合は、データ線の方がテスト・エリアの数より
少なく、かつ各テスト・エリアに異なるデータが
記録されているから、たとえば、それらデータに
データ線の一本のみに「１」が読出され他のデー
タ線上は「０」となるようなデータをデータ線の
本数と同じ数だけ含めるようにすれば、各データ
線について故障検査をすることができる。

この場合の故障検査は、ROMに記憶された故
障検査用プログラムに従つて、順次にアドレス線
上にアドレスを与えて、テスト・エリアのデータ
を読出し、順次に読出される各データが予め記録
されたデータと一致するか否かをROMに記憶さ
れている対照表の対応テスト・データと比較して
判断することにより行われる。一つでも不一致が
検出されれば、いずれかのアドレス線またはデー
タ線に故障があることを判定することができる。

特に製造工場における製品検査時には、アドレ
ス線およびデータ線の内のどの線上に故障が生じ
たかを識別することができ、製造工程上の欠陥を
容易に発見でき製造上の歩留りを向上させること
ができる。

この発明による故障検査によれば、単なアドレ
ス線やデータ線の故障検査のみならず、これ以外
の故障、たとえばコントロール線や電源線等（端
子Vcc、CLOCK、Ｉ／Ｏ、GND、VppからCPU
チツプ４０、メモリ４１に至るいずれかの線）の
故障、メモリの破壊、CPUの故障等が生ずれば、
ICカードを駆動させることができないので、こ
れらの故障もこの発明による検査により共に検査
されることになり、ICカードの総合的な検査を
実現することができるといえる。

この様に、本発明に係るICカードによれば、
出荷時のみならず、各使用時に常に使用に先立ち
故障検査をし、正常であることが確認された後、
データの読出し・書込み等のICカード使用者の
コマンドを実行することができるので、ICカー
ドのデータの信頼性は従来のものに対し比較なく
高いものである（実施例）以下、この発明を図面に示す実施例に基づき詳
細に説明する。

第３図はこの発明に係るICカード全体の回路
構成を示すブロツク図であつて、第２図に対応す
る要素には同一符号が用いられている。

第３図において、CPUチツプ４０とPROM４
１は、コントロール線５１、０ビツトが、12ビツ
トまである13本からなるアドレス線５２および０
ビツトから７ビツトまである８本からなるデータ
線５３により結合されている。CPUチツプ４０
のROM４０２には、PROMチツプ４１中のテス
ト・エリアに記録したテスト・データと同一のデ
ータを記憶する対照表４０４が備えられている。
この発明による故障検査時に読出されるデータは
それぞれ対照表４０４から読出された対応するデ
ータと比較され一致の有無が検出される。なお、
PROMチツプ４１は内蔵された電池等で支持さ
れたRAMでおき替えてもよく、ICメモリの品種
を限定しなくてよい。

第４図は第３図に示すPROMチツプ４１の主
要部のより詳細な構成を示すもので、アドレス線
５２を通して入力されるアドレスはアドレス・デ
コーダ４１２で１つの出力ライン上にアクセス信
号を発し、PROM４１１上のそのアドレスに対
応するメモリ・エリアをアクセスする。この発明
の好適な実施例によれば、13ビツトで示されるア
ドレスの内、１ビツトのみ「１」で他のビツトは
すべて「０」であるようなアドレスにあるメモ
リ・エリアをテスト・エリアとしている。従つ
て、テスト・エリアのアドレスは１、２、４、
８、16、32、64、128、256、512、1024、2048お
よび4096となる。この実施例では０のアドレスの
メモリ・エリアもテスト・アドレスに含めてい
る。テスト・アドレスが与えられると、対応する
テスト・エリアからデータ線５３上にテスト・デ
ータが読出される。

テスト・アドレスに対応するテスト・エリアに
記録されるテスト・デタは次表とおりとする。

テスト・アドレステスト・データ０ 00000000 １ 00000001 ２ 00000010 ４ 00000100 ８ 00001000 16 00010000 32 00100000 64 01000000 128 10000000 256 10000001 512 100000010 1024 10000100 2048 10001000 4096 10010000 この様に各テスト・アドレスでアクセスされる
テスト・エリアには上記表に示す通りのテスト・
データをICカードの製造時に予め記録しておく。
また、ROM４０２には上記表が対照表４０４と
して記憶されると共に、この表を利用して故障検
査を行うための故障検査プログラムも記憶されて
いる。

故障検査は工場における製品検査等のメンテナ
ンス時とICカードの所持者や管理者によるICカ
ードの使用に伴う種々の情報の書込み・読出し時
とにおいて行われる。第５図はこの場合の手順を
示すものである。第５図において、ICカードが
所定のリーダ・ライタに設置される等により動作
が開始され、まず、ステツプ55でキーボード等か
らコマンドが入力されると、ステツプ56でそのコ
マンドが工場における製品検査時におけるような
メンテナンスを指示するものであるか否かを判断
する。ステツプ56で「YES」と判断されると予
め定めたメンテナンス用の故障検査プログラムに
従つてステツプ57でこの発明による故障検査が行
われる。

ステツプ56で「NO」と判断された時は一般の
情報の書込み・読出しのためのコマンド入力であ
るから、そのコマンドの実行に先立ちステツプ58
でこの発明による故障検査が故障検査プログラム
に従つて実行される。この故障検査の結果がステ
ツプ59で判断され、「正常」と判断された時はス
テツプ57で入力コマンドの処理が実行される。ス
テツプ59で「異常」と判断されればステツプ60で
故障の存在を通知しコマンド処理は実行しない。
これにより、誤つた情報の書込み・読出しを避け
ることができると共にICカード自体の故障の発
見を適格に行うことができる。

次に、アドレス線またはデータ線の一部に故障
が生じた場合につき例を挙げて説明する。

たとえば、アドレス線２（第３図および第４図
では上から第３番目のアドレス線）が断線した場
合、入力されるアドレスの３番目のビツトはアド
レス・デコーダ４１２に入力されない。この場
合、３番目のビツトは常に同一レベルでアドレ
ス・デコーダ４１２に入力されることになるが、
「１」と「０」のいずれになるかは回路構成によ
るため一概に言えない。特に、アドレス線２がア
ースに短絡されれば「０」、電源線に短絡されれ
ば「１」となる。また、アドレス線２が隣りのア
ドレス線１または３と短絡することがある。この
場合は隣りのアドレス線と常に同一レベルとな
る。

まず、アドレス線２がアースと短絡した場合は
アドレスの３番目のビツトは常に「０」状態にな
るから、テスト・アドレスが４以外の０、１、
２、８、16、…、4096の時は正しいテスト・デー
タが読出されるが、テスト・アドレスが４の時は
０番地のテスト・データを読み出すことになる。
従つて、１つのテスト・アドレスのみが誤つて０
番地を読出した時はそのテスト・アドレスに
「１」を与えているビツトに対応するアドレス線
がアーム短絡されていると判断することができ
る。

また、アドレス線２が電源と短絡し「１」状態
にあるときは、テスト・アドレスが４の時のみ正
しくテスト・データを読出すが、その他のテス
ト・アドレスではテスト・データを読出すことが
できない。たとえばテスト・アドレスが１の時は
５番地、テスト・アドレスが８の時は12番地をそ
れぞれアクセスすることになり、テスト・エリア
以外のエリアのデータを読出すことになる。従つ
て、正しく読出されたテスト・データが１つだけ
の時はそのテスト・データに「１」を与えるビツ
トに対応するアドレス線が電源短絡していると判
断することができる。

アドレス線２がアドレス線３と短絡した時は、
テスト・アドレスが４と８の時に12番地をアクセ
スすることになりテスト・データを読出すことが
できない。これ以外のテスト・アドレスでは正し
くテスト・データを読出すことができる。従つ
て、隣接する２つのテスト・アドレスが正しいテ
スト・データを読出すことができない時はその誤
つたテスト・アドレスに「１」を与えるビツトに
対応する２本のアドレス線が短絡していると判断
することができる。

今度は、データ線の一部に故障が生じた場合を
考える。たとえば、データ線３（第４図の４ビツ
ト目）がアース短絡している時は、テスト・アド
レスが８と2048の時のみ誤りを生ずる。またデー
タ線３が電源線に短絡している時は、テスト・ア
ドレスが８と2048の時のみ正しいテスト・データ
が読出され、他のテスト・アドレスは誤りを生ず
る結果となる。更に、データ線３がデータ線４と
短絡した時は、データ線３と４は常に同レベルの
出力を生じるから、テスト・アドレス８，１６，
２０４８および４０９６で誤りを生じ、他のテス
ト・アドレスは正しいテスト・データが読出され
ることになる。従つてどのテスト・アドレスの時
にどのデータ線上に誤りを生じたかを検出するこ
とにより故障したデータ線を判別することができ
る。

以上の説明ではアドレス線またはデータ線の一
部に故障が存在する場にその故障のある線を判別
する場合について述べたが、これは工場における
製品検査あるいはその後のメンテナンス時に行わ
れるものであつて。第５図のハートウエア・チエ
ツク５８における個々の情報の読出し・書込み時
は単に故障の有無のみをチエツクするだけで足り
る。

第５図のステツプ58のハードウエア・チエツク
の内容を第６図に基づき説明する。ステツプ61で
後述の正常・異常を示すフラグをリセツトし初期
状態にする。ステツプ62で最初のテスト・アドレ
ス（０番地）を読出し、その読出しデータが
ROM４０２に記憶された対照表４０４の対応テ
スト・データと一致しているか否かをステツプ63
で検出し、ここで「NO」と判断されればステツ
プ64で異常を示すフラグ・ビツトを立てる。ステ
ツプ63で「YES」と判断されればステツプ65で
全テスト・アドレスの読出しは終了したか否かを
判断する。ここで、「NO」と判断されればステ
ツプ66で次のテスト・アドレスのテスト・データ
を読出してステツプ63に戻り、前述と同様の動作
を繰返す。ステツプ65で「YES」と判断された
時はステツプ67で正常であることを示すフラグ・
ビツトを立てる。第５図のステツプ59は第６図の
ステツプ64または67でセツトされたフラグ・ビツ
トの内容に基づき判断がなされる。

第５図のステツプ56でメンテナンスと判断され
た時にステツプ57で実行される故障検査の内容を
第７図に基づき説明する。

第７図において、ステツプ７１で誤りがあつた
場合にテスト・アドレスやテスト・データの誤り
ビツトを記憶するRAM領域などを初期状態にリ
セツトし、ステツプ72で最初のテスト・アドレス
（０番地）を読出す。次に、ステツプ73で読出し
データが対照表４０４の対応テスト・データと一
致しているか否かを判断し、ここで、「NO」と
判断されれば、ステツプ74で当該テスト・アドレ
スをRAM４０３に記憶し、次いでステツプ75で
読出しデータの誤りの存在するビツトをRAM４
０３に記憶し次のステツプ76へ進む。ステツプ73
で「YES」と判断された時もステツプ76へ進み、
ここで全シフト・アドレスの読出しを終了したか
否かが判断される。ここで、「NO」と判断され
た時はステツプ77で次のテスト・アドレスを読出
してステツプ73へ戻り前述と同様の動作をする。
ステツプ76で「YES」と判断された時はステツ
プ78へ進み、ステツプ74で記録されるべきRAM
エリアの内容に基づきテスト・アドレスにより読
出された全データがテスト・データと正しく一致
していたか否かを判断する。ここで、「YES」と
判断されればステツプ79で正常である旨の表示を
し、「NO」と判断された時は、ステツプ80でス
テツプ74および75で記憶されたデータに基づき前
述した様な判断手法を用いて故障箇所、即ちアド
レス線またはデータ線の内の故障している線の判
別を行う。そして、ステツプ81でその判別結果を
表示する。

以上の説明ではテスト・アドレスを０、１、
２、４、８、…、4096の様にアドレス線のいずれ
か１つのみが「１」となるように設定したが、こ
れに限るものではなく、逆にいずれか１つが
「０」となるようにしてもよく、また、全てのア
ドレス線が検査できる限り任意のアドレスをテス
ト・アドレスとに設定することもできる。

また、テスト・データも上記の実施例のものに
限定されるものではなく、全データ線がテストで
きるように各テスト・データ間の対応するビツト
が全て同一とならないようにすると共に、一テス
ト・データ内に「１」と「０」の両方を含むもの
であればテスト・データとして用いることができ
る。

【図面の簡単な説明】

第１図は一般的なICカードの断面図、第２図
は一般的なICカードの回路構成を示すブロツク
図、第３図はこの発明に係る回路構成を示すブロ
ツク図、第４図はこの発明のテスト・アドレスと
テスト・データの内容の一実施例を示す説明図、
第５図はこの発明の応用例を説明するフロー図、
第６図および第７図はそれぞれ第５図の要部を更
に詳細に示すフロー図である。４０……CPUチツプ、４０２……ROM、４０
３……RAM、４０４……対照表、４１……
PROMチツプ、５２……アドレス線、５３……
データ線。

Claims

【特許請求の範囲】１少なくともCPUとデータの書込みおよび読
み出しを可能にしたメモリとを備えたICカード
において、前記メモリに設けられ、故障検査に必要な相異
なる所定のデータを予め記録した、少なくともア
ドレス線の数に相当する個数のテスト・エリア
と、それらテスト・エリアに記録された前記所定の
データを順次に読出す手段と、該読出し手段で読出された各データが前記テス
ト・エリアに予め記録されている対応する前記所
定のデータと一致するか否かを検出する手段と、該検出手段による検出結果に基づき当該ICカ
ードにおける故障の存在を判定する手段と、を備えたことを特徴とする故障検査機能を備えた
ICカード。２前記テスト・エリアに記録されたデータが読
出されるデータ線のそれぞれに対応する全てのテ
スト・エリアの各ビツト位置には、他のテスト・
エリアの対応ビツト位置のビツトとは異なる少な
くとも１つのビツトを有することを特徴とする特
許請求の範囲第１項に記載の故障検査機能を備え
たICカード。３前記テスト・エリアは前記アドレス線の内の
一本のみが他のアドレス線と異なるビツトとして
表わされるアドレスによりアクセスされるもので
あることを特徴とする特許請求の範囲第１項また
は第２項に記載の故障検査機能を備えたICカー
ド。