[go: up one dir, main page]

JPH0438530A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH0438530A
JPH0438530A JP14570790A JP14570790A JPH0438530A JP H0438530 A JPH0438530 A JP H0438530A JP 14570790 A JP14570790 A JP 14570790A JP 14570790 A JP14570790 A JP 14570790A JP H0438530 A JPH0438530 A JP H0438530A
Authority
JP
Japan
Prior art keywords
task
identifier
level
instruction
execution level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14570790A
Other languages
English (en)
Inventor
Kaoru Kuwata
桑田 薫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14570790A priority Critical patent/JPH0438530A/ja
Publication of JPH0438530A publication Critical patent/JPH0438530A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のタスクが実行される情報処理装置に関
し、特にあるタスクから他のタスクへ移行する際の特定
処理を起動するかどうかを判定する実行レベル情報の処
理に関する。
〔従来の技術〕
従来、この種の実行レベル情報のうちの特定処理を起こ
す実行レベルを説明する。ネクストレベル(NL)識別
子は、特定処理を起こす最も高い実行レベルを保持して
おり、次に起こすタスクがNL識別子で示される実行レ
ベル以下の実行レベルであればいつでも特定処理が起き
ていた。
〔発明が解決しようとする課題〕
上述した従来のNLJ別子の内容は、その内容で示され
る実行レベル以下の実行レベルのタスクへ移行する際は
、必ず特定処理に制御が移るので、特定処理を起こす必
要がない実行レベルへ移行する場合にも特定処理を実行
してしまう欠点がある。
本発明の目的は、このような欠点を除き、特定処理を起
こす必要のある実行レベルを示すようにした情報処理装
置を提供することにある。
〔課題を解決するための手段〕
本発明の構成は、2つ以上のタスクが実行されるCPU
を含む情報処理装置において、前記タスクに与えられた
実行レベルを保持するタスクレベル識別子と、前記タス
ク終了命令の際、特定処理に制御を移すべき次のタスク
の実行レベルを保持するネクストレベル識別子と、前記
タスク終了命令の際に前記ネクストレベル識別子と次に
実行されるタスクの前記タスクレベル識別子を比較する
比較器と、この比較器が前記実行レベルの情報の一致を
判定した時に、特定処理へ制御を移す命令シーケンサと
を備えることを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例のブロック図である。図中
、1はタスクの命令コード及びデータを保持したメモリ
であり、命令コードはバス2を経由して命令デコーダ3
で解釈される。もし、タスクの終了命令であれば、次に
実行されるタスクの実行レベルを保持したタスクレベル
(TL)識別子4と、特定処理を起こす実行レベルを保
持した5のNL識別子5とを比較器6で比較し、この比
較結果が一致していれば命令シーケンサ7に信号を出力
し、特定処理へ制御を移すようにしている。
〔発明の効果〕
以上説明したように本発明は、−タスクから他のタスク
へ移行するタスク終了命令の際、特定処理を起こすべき
実行レベルを保持したNL識別子と、次に実行するタス
クの実行レベルを保持したTL識別子を比較し、これら
が一致した時のみ、特定処理を起すようにすることによ
り、特定の実行レベルに移行する時のみ特定処理を起こ
すことができ、ある実行レベルに移る時にのみ必要な特
定処理を起こすシステムにおいて効率的に処理ができる
という効果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例のブロック図である。 1・・・メモリ、2・・・バス、3・・・命令デコーダ
、4・・・TL識別子、5・・・NL識別子、6・・・
比較器、7・・・命令シーケンサ。

Claims (1)

    【特許請求の範囲】
  1.  2つ以上のタスクが実行されるCPUを含む情報処理
    装置において、前記タスクに与えられた実行レベルを保
    持するタスクレベル識別子と、前記タスク終了命令の際
    、特定処理に制御を移すべき次のタスクの実行レベルを
    保持するネクストレベル識別子と、前記タスク終了命令
    の際に前記ネクストレベル識別子と次に実行されるタス
    クの前記タスクレベル識別子を比較する比較器と、この
    比較器が前記実行レベルの情報の一致を判定した時に、
    特定処理へ制御を移す命令シーケンサとを備えることを
    特徴とする情報処理装置。
JP14570790A 1990-06-04 1990-06-04 情報処理装置 Pending JPH0438530A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14570790A JPH0438530A (ja) 1990-06-04 1990-06-04 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14570790A JPH0438530A (ja) 1990-06-04 1990-06-04 情報処理装置

Publications (1)

Publication Number Publication Date
JPH0438530A true JPH0438530A (ja) 1992-02-07

Family

ID=15391263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14570790A Pending JPH0438530A (ja) 1990-06-04 1990-06-04 情報処理装置

Country Status (1)

Country Link
JP (1) JPH0438530A (ja)

Similar Documents

Publication Publication Date Title
US4318174A (en) Multi-processor system employing job-swapping between different priority processors
JPH0594317A (ja) 仮想計算機の入出力割り込み処理方式
JPH0438530A (ja) 情報処理装置
JPH01286029A (ja) マイクロプログラムのパッチ方式
JPS6159539A (ja) サブプロセツサのレジスタ退避/復帰方式
JPH03241442A (ja) ストアバッファ制御方式
JPS62221059A (ja) 中央処理装置
JPS61166631A (ja) マイクロプログラム制御処理方法
KR100253790B1 (ko) 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법
KR200326854Y1 (ko) 프로세서간의인터럽트처리장치
JPH0145657B2 (ja)
JPS61187044A (ja) 情報処理装置
JPH03156659A (ja) ダイレクトメモリアクセスコントローラ
JPS61240333A (ja) 入出力割込処理方式
JPS61151745A (ja) 割込処理方式
JPH02148163A (ja) マルチオペレーティングシステム
JPH0570866B2 (ja)
JPH0154737B2 (ja)
JPH03191459A (ja) 割り込み応答処理装置
JPS6165342A (ja) 擬似デイスク装置転送プロセツサ
JPS63165949A (ja) マイクロプロセツサ間におけるシエイクハンドシステム
JPS63191262A (ja) ダイナミックファイル処理方法
JPS62217326A (ja) 複数os格納切替可能コンピユ−タ
JPH02272955A (ja) 任意受信データ割り込み方式
JPH01233544A (ja) データ転送方式