JPH0437336A

JPH0437336A - クロスコネクト装置

Info

Publication number: JPH0437336A
Application number: JP14501990A
Authority: JP
Inventors: Hideaki Mochizuki; 英明望月
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-06-01
Filing date: 1990-06-01
Publication date: 1992-02-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　　要〕タイミング信号により複数のデータ・インタフェース部
を介して入力したデータを該タイミング信号によりそれ
ぞれ時間スイッチ部と時分割空間スイッチ部でチャネル
切り換えを行うクロスコネクト装置の同期調整に関し、分散設置されたことにより発生する伝搬遅延時間差が大
きくなっても小容量のメモリで同期ずれを調整できるよ
うにすることを目的とし、最初に各データ・インタフェ
ース部へのタイミング信号の位相を同相として送出し、
各データ・インタフェース部及び各時間スイッチを順次
経由して該時分割空間スイッチ部のメモリ部へ送られた
各タイミング信号の位相差を検出し、該位相差分だけ各
データ・インタフェース部へのその後の各タイミング信
号の位相をずらして与えることにより各タイミング信号
が該メモリ部に同時に与えられるようにする同期調整部
を設けるように構成する。

Ｃ産業上の利用分野〕本発明はクロスコネクト装置に関し、特にタイミング信
号により複数のデータ・インタフェース部を介して入力
したデータを該タイミング信号によりそれぞれ時間スイ
ッチ部と時分割空間スイッチ部でチャネル交換を行うク
ロスコネクト装置の同期調整に関するものである。

新同期、即ち高次群同期網に於ける回線切り換えを行う
クロスコネクト装置では、取り扱う回線信号数が非常に
多く、それに伴って装置が大規模になり、１箇所に集中
して局舎内に設置することが出来ないことがある。

そのため、局舎内の任意の場所に分散して設置した場合
、それぞれの設置場所の距離的な違いにより発生する伝
搬遅延時間差によってデータの同期ずれが発生するため
、同期調整を行う必要がある。

〔従来の技術〕

第４図は、従来より用いられているクロスコネクト装置
を示したもので、図中、１ｎ．１ｎは例えば２つの入力
デ〜り＃１ｎ＃２をそれぞれタイミング信号により入力
するデータ・インタフェース部、２１１２．、はデータ
・インタフェース部１゜１ｎの各出力データをそれらの
データに伴うタイミング信号によりそれぞれ入力する時
間スイッチ、３０は時間スイッチ２＋、２．、でチャネ
ル交換された各出力データを更にそれらのデータに伴う
タイミング信号により入力する時分割空間スイッチ部で
メモリ（エラスティック・メモリ）３３１ｎ３３□と時
間スイッチ２．．２．間のチャネル交換を行う空間スイ
ッチ３２とで構成されたもの、そして、６はデータ・イ
ンタフェース部１゜１１、及びメモリ３３．．３３□へ
のタイミング信号を与える基準タイミング発生回路であ
る。尚、この回路構成においては、時分割空間スイッチ
後段の時間スイッチ、データ・インタフェース部（出力
部）及び時分割多重化・分離化部分は図示の簡略化のた
め省略しである。

このような従来例においては、データ・インタフェース
部１ｎ．１ｎや時間スイッチ２．．２．。

の設置場所の違いにより、図示のようにデータ・インタ
フェース部−基準タイミング発生回路間及びデータ・イ
ンタフェース部−時間スイッチ間の距離がそれぞれ例え
ば数ｍ異なってしまう。

これにより伝搬遅延時間差が生し、基準タイミング発生
回路６からのデータ・インタフェース部１、．１ｎへの
タイミング信号がずれ、入力データ＃１゜＃２が時間ス
インチ２．．２．．から出力されるタイミングもずれて
しまう。

そこで、このようなデータの同期ずれを調整するため、
基準タイミング発生回路６からメモリ３３、．３３．へ
のタイミング信号によって空間スイッチ３２へのデータ
入力タイミングを一致させている。

〔発明が解決しようとする課題〕

上記のような従来例の場合、システム構成が小規模のと
きには、各データ・インタフェース部へのタイミング信
号線路及び各データ・インタフェース部から各時間スイ
ッチへの伝送路の距離上の違いは小さいので、これによ
る位相ずれを吸収するためのメモリの容量は小さなもの
で済む。

しかしながら、大規模なシステムにおいては、ユーザー
側のスペース的な事情等を考慮した場合、システム自体
を成る程度分割した状態で局舎内に設置する可能性があ
るので、伝送路の距離の違いが非常に大きくなることが
あり、それにともなってメモリも非常に容量の大きいも
のを用いなければならないという問題点があった。

従って、本発明は、タイミング信号により複数のデータ
・インタフェース部を介して入力したデータを該タイミ
ング信号によりそれぞれ時間スイッチと時分割空間スイ
ッチ部でチャネル交換を行うクロスコネクト装置におい
て、分散設置されたことにより発生する伝搬遅延時間差
が大きくなっても小容量のメモリで同期ずれを調整でき
るようにすることを目的とする。

〔課題を解決するための手段］第１区は、本発明に係るクロスコネクト装置を原理的に
示したもので、本発明では、最初に各データ・インタフ
ェース部１１〜１ｎｌへのタイミング信号の位相を同相
として送出し、各データ・インタフェース部１ｎ〜１ｎ
．及び各時間スイッチ２〜２７を順次経由して該時分割
空間スイッチ部３のメモリ部３１へ送られた該タイミン
グ信号の位相差を検出し、該位相差分だけ各データ・イ
ンタフェース部１１〜１ｆｉへのその後のタイミング信
号の位相をずらして与えることにより該タイミング信号
が該メモリ部３１に同時に与えられるようにする同期調
整部４を設けることにより上記の課題を解決している。

〔作　　用〕

第１図において、同期調整部４は、まず最初に、分散設
置された各データ・インタフェース部１〜１ｎへのタイ
ミング信号の位相を同相として送出する。

このタイミング信号により同期調整部４は入力データ＃
１〜＃ｎを取り込んでそれぞれタイミング信号と共に時
間スイッチ２１〜２、へ送出し、時間スイッチ２．〜２
．ｌではそのタイミング信号に従って各データ＃１〜＃
０をチャネル交換して時分割空間スイッチ部３のメモリ
部３１ヘタイミング信号と共に送出する。

このメモリ部３１へ送られたタイミング信号はそれぞれ
同期調整部４へ送られる。

このようにして戻って来たタイミング信号から同期調整
部４は各タイミングの位相差を検出する。

そして、その位相差分だけ各データ・インタフェース部
ＩＩ〜１ｏへのその後のタイミング信号の位相をずらす
ように調整する。

その場合の調整は、各タイミング信号がメモリ部３１に
同時に与えられるように行われる。

従って、各時間スイッチ２１〜２．．から時分割空間ス
イッチ部３へ送られるデータ＃１〜＃ｎはメモリ部３１
へ同時に入力されるので、メモリ部３１での時間遅延調
整のためのメモリ容量は必要無くなる。

〔実　施　例］第２図は、本発明に係るクロスコネクト装置の一実施例
を示したもので、この実施例では、入力データを＃１と
＃２の２系統（ｎ＝２）として同期調整している。

また、第１図に示した同期調整部４は、基準タイミング
発生回路４１と、この基準タイミングに対する時間スイ
ッチ２□、２□から出力されるタイミング信号の位相差
を求める位相比較回路４２と、位相比較回路４２の比較
結果に基づいて基準タイミングをずらす同期タイミング
信号発生回路４３とで構成されている。尚、第１図のメ
モリ部３１はメモリ３１ｎ及び３１□の組合せに対応し
ており、その他の構成は、第４図に示した従来例の構成
と同様であるのでその説明は省略する。

このような構成を有する実施例の動作を、第３図に示し
た各部の信号■〜■のタイムチャートを参照して以下に
説明する。

基準タイミング発生回路４１から発生される基準タイミ
ング信号■が同期タイミング信号発生回路４３に送られ
ると、同期タイミング信号発生回路４３は初期状態とし
て基準タイミング信号■と同期したタイミング信号■及
び■をそれぞれデータ・インタフェース部１１及び１２
に送る。

これらのタイミング信号■及び■を受けたデータ・イン
タフェース部１１及び１２では、それぞれ各タイミング
信号■及び■に対応したタイミング信号■及び■を出力
すると共に、各タイミング信号■及び■に同期したデー
タ■（＃ｌ）及びブタ■（＃２）を出力する。

そして、これらのデータ■及び■は、それぞれタイミン
グ信号■及び■により時間スイッチ２及び２ｚに与えら
れ、時間軸上で入れ替え（チャネル交換）されたデータ
［相］及び■として出力され、時分割空間スイッチ部３
のメモリ３１＋及び３１２に送られる。

このとき、時間スイッチ２１及び２２からはデータ［相
］及び■と共にタイミング信号■及び■がメモリ３１ｎ
及び３Ｌに送られるが、このタイミング信号■と■はメ
モリ３１１及び３１□の入力端で折り返して位相比較回
路４２にも送られる。

位相比較回路４２では、タイミング信号■及び■と基準
タイミング信号■とを比較し、第３図に示すように、タ
イミング信号■は位相ずれビット数がｎで、タイミング
信号■の位相ずれビット数がｍであることを検出し、こ
の比較結果を同期タイミング信号発生回路４３に伝える
。

これを受けて同期タイミング信号発生回路４３では、基
準タイミング信号■よりもｎビット早くタイミング信号
■を出力し、基準タイミング信号■よりもｍビット早く
タイミング信号■を出力する。

このようにして同期タイミング信号発生回路４３から発
生されたタイミング信号■及び■により上記と同様にし
て入力データ＃１と＃２をメモリ３１、及び３１□へ送
るとき、メモリ３１１及び３１□へのタイミング信号■
及び■並びにデータ［相］及び■は第３図に示すように
基準タイミング信号■と位相が一致した形になり、同期
が取れた状態となる。

この後は、タイミング信号■及び■が基準タイミング信
号■に対してそれぞれｎ及びｍビット早めに出力される
ように位相比較回路４２は同期タイミング信号発生回路
４３のタイミング発止を前回と同様にホールドさせる。

このように、メモリ３１ｎ及び３１□への入力データ［
相］及び■並びにタイミング信号■及び■が同期し、し
かも基準タイミング信号■と一致すれば、メモリ３１１
及び３１２から読み出されて多重化回路（図示せず）を
経てスイッチ３２へ送られるデータを蓄積しておく時間
（遅延時間）は殆ど不必要になり、メモリの容量は微調
整用のみで足り、容量を大幅に軽減することができる。

〔発明の効果〕

以上のように、本発明に係るクロスコネクト装置によれ
ば、タイミング信号を最初に各データ・インタフェース
部から各時間スイッチを順次経由して時分割空間スイッ
チ部のメモリ部へ送ると共にこれを最初のタイミング信
号の位相と比較し、伝送路の距離上の差異に基づく位相
差を検出して該位相差分だけ各タイミング信号の位相を
ずらしで与えることにより各タイミング信号がメモリ部
に同時に与えられるように構成したので、メモリ部は同
期調整のための容量を必要とせず回路規模を小型化する
ことができる。

また、伝送路の差異を予め測定等により求めてこれを常
に一定値に固定して同期を取る方式に比べて、伝送路の
状況に則して自動的に正確な同期調整を行うことが可能
となる。

である。

第１図において、工、〜Ｉ、・・・データ・インタフェース部、２１〜２
．、・・時間スイッチ、３・・・時分割空間スイッチ部、３１・・・メモリ部、４・・同！ｔｌｌ調整部。

図中、同一符号は同−又は相当部分を示す。

Claims

【特許請求の範囲】各タイミング信号により複数のデータ・インタフェース
部（１＿１〜１＿ｎ）を介して入力したデータを該タイ
ミング信号によりそれぞれ時間スイッチ（２＿１〜２＿
ｎ）と時分割空間スイッチ部（３）でチャネル交換を行
うクロスコネクト装置において、最初に各データ・インタフェース部（１＿１〜１＿ｎ）
へのタイミング信号の位相を同相として送出し、各デー
タ・インタフェース部（１＿１〜１＿ｎ）及び各時間ス
イッチ（２＿１〜２＿ｎ）を順次経由して該時分割空間
スイッチ部（３）のメモリ部（３１）へ送られた各タイ
ミング信号の位相差を検出し、該位相差分だけ各データ
・インタフェース部（１＿１〜１＿ｎ）へのその後の各
タイミング信号の位相をずらして与えることにより各タ
イミング信号が該メモリ部（３１）に同時に与えられる
ようにする同期調整部（４）を設けたことを特徴とした
クロスコネクト装置。