JPH04360561A - Semiconductor package and its formation - Google Patents
Semiconductor package and its formationInfo
- Publication number
- JPH04360561A JPH04360561A JP3162395A JP16239591A JPH04360561A JP H04360561 A JPH04360561 A JP H04360561A JP 3162395 A JP3162395 A JP 3162395A JP 16239591 A JP16239591 A JP 16239591A JP H04360561 A JPH04360561 A JP H04360561A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor package
- resin
- semiconductor
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000011347 resin Substances 0.000 claims abstract description 70
- 229920005989 resin Polymers 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000007789 sealing Methods 0.000 claims abstract description 15
- 239000000919 ceramic Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 238000005476 soldering Methods 0.000 abstract description 19
- 230000002950 deficient Effects 0.000 abstract 2
- 239000000758 substrate Substances 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 37
- 230000001070 adhesive effect Effects 0.000 description 37
- 229910000679 solder Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000012776 electronic material Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】この発明は、半導体素子を樹脂封
止した半導体パッケージおよび半導体パッケージの形成
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package in which a semiconductor element is sealed with resin, and a method for forming the semiconductor package.
【0002】0002
【従来の技術】半導体パッケージには、プリント配線板
上のソケットにリードを挿入することにより、またはプ
リント配線板のスルーホールにリードを挿入することに
よりプリント配線板に実装される形式の挿入形半導体パ
ッケージと、プリント配線板表面にはんだ付けにより直
接実装される形式の面実装形半導体パッケージとがある
。[Prior Art] Semiconductor packages include insertion type semiconductors that are mounted on a printed wiring board by inserting leads into sockets on the printed wiring board or by inserting leads into through holes on the printed wiring board. 2. Description of the Related Art There are two types of semiconductor packages: semiconductor packages, and surface-mount semiconductor packages that are directly mounted on the surface of a printed wiring board by soldering.
【0003】面実装形半導体パッケージは、プリント配
線板における高密度実装を実現するために開発されたも
のであるが、例えば、三菱半導体データブックICパッ
ケージ編(三菱電機(株)1989年2月発行)P.1
−5に示されるように分類される。このうち、樹脂封止
形の半導体パッケージには、1個の樹脂パッケージに2
つのリードの引き出し面がある2側面形と、1個の樹脂
パッケージに4つのリードの引き出し面がある4側面形
との2種類があるが、いずれも図17に示すような断面
構造となっている。Surface-mount semiconductor packages were developed to realize high-density mounting on printed wiring boards, and for example, the Mitsubishi Semiconductor Data Book IC Package Edition (Mitsubishi Electric Corporation, February 1989 issue) )P. 1
Classified as shown in -5. Among these, resin-sealed semiconductor packages have two
There are two types: a two-sided type with one lead extraction surface and a four-sided type with four lead extraction surfaces in one resin package, but both have a cross-sectional structure as shown in Figure 17. There is.
【0004】図17において、1は半導体素子、2は半
導体素子1とリード3とを接続する金線、3はプリント
配線板7と半導体素子1とを接続するためのリード、4
は半導体素子1を支持するダイパッド、5は半導体素子
1を封止している樹脂パッケージである。dは樹脂パッ
ケージ5とプリント配線板7との間の間隔を示している
。In FIG. 17, 1 is a semiconductor element, 2 is a gold wire for connecting the semiconductor element 1 and a lead 3, 3 is a lead for connecting the printed wiring board 7 and the semiconductor element 1, and 4 is a gold wire for connecting the semiconductor element 1 and the lead 3.
5 is a die pad that supports the semiconductor element 1, and 5 is a resin package that seals the semiconductor element 1. d indicates the distance between the resin package 5 and the printed wiring board 7.
【0005】このような半導体パッケージは、例えば電
子材料(1989年12月号)P.41に示されたよう
なモールド装置で、半導体素子1を封止樹脂によって封
止することによって製造される。樹脂封止は、例えば1
75℃といった高温で行われる。従って、半導体素子1
と封止樹脂との線膨張係数の違い、および半導体パッケ
ージの断面構造における上下の非対称性(図17参照)
によって、室温まで冷却した時点で、図18(a)に示
すような下向きの反り、または図18(b)に示すよう
な上向きの反りが生ずる。Such a semiconductor package is described, for example, in Electronic Materials (December 1989 issue), P. The semiconductor element 1 is manufactured by sealing the semiconductor element 1 with a sealing resin using a molding apparatus as shown in 41. Resin sealing is, for example, 1
It is carried out at a high temperature of 75°C. Therefore, semiconductor element 1
and the difference in linear expansion coefficient between the encapsulating resin and the vertical asymmetry in the cross-sectional structure of the semiconductor package (see Figure 17).
As a result, upon cooling to room temperature, a downward warp as shown in FIG. 18(a) or an upward warp as shown in FIG. 18(b) occurs.
【0006】ところで、図17に示す半導体パッケージ
は、リード3のプリント配線板7に接する位置を樹脂パ
ッケージ5の底面よりも低くして、プリント配線板7と
の間に間隔dを持たせた構造となっている。また、リー
ド3が樹脂パッケージ5を支える構造となっている。よ
って、半導体パッケージをプリント配線板7に実装した
ときに、その底面はプリント配線板7に接触しない。従
って、そのような構造を有する半導体パッケージにあっ
ては、多少の反りが生じていても実装時にさほど問題は
生じない。By the way, the semiconductor package shown in FIG. 17 has a structure in which the position of the lead 3 in contact with the printed wiring board 7 is lower than the bottom surface of the resin package 5, and a distance d is provided between the lead 3 and the printed wiring board 7. It becomes. Further, the structure is such that the leads 3 support the resin package 5. Therefore, when the semiconductor package is mounted on the printed wiring board 7, the bottom surface thereof does not come into contact with the printed wiring board 7. Therefore, in a semiconductor package having such a structure, even if some warpage occurs, it does not cause much problem during mounting.
【0007】また、半導体パッケージは、通常、はんだ
付けによってプリント配線板7に固定される。面実装形
の半導体パッケージは、リフローソルダリングによって
はんだ付けされることが多い。リフローソルダリングは
、接合箇所にあらかじめ適量のはんだを供給しておき、
外部の熱源によってはんだを溶融および固化させること
ではんだ付けを行う方法である。Further, the semiconductor package is usually fixed to the printed wiring board 7 by soldering. Surface-mount semiconductor packages are often soldered by reflow soldering. In reflow soldering, an appropriate amount of solder is supplied to the joint in advance, and
This is a method of soldering by melting and solidifying the solder using an external heat source.
【0008】リフローソルダリングによって半導体パッ
ケージをプリント配線板7にはんだ付けする場合には、
プリント配線板7の所定の位置に半導体パッケージを置
いた後、半導体パッケージがはんだ付けにより完全にプ
リント配線板7に固定されるまでの間、半導体パッケー
ジが位置ずれしないように仮止めを施す必要がある。仮
止めは、例えば最新サーフェイス・マウント・テクノロ
ジー(工業調査会(株)1986年6月発行)P.24
7〜P.250に記載されているように、接着剤を用い
て、あるいははんだペーストの粘着性を利用することに
より行われる。When soldering the semiconductor package to the printed wiring board 7 by reflow soldering,
After placing the semiconductor package at a predetermined position on the printed wiring board 7, it is necessary to temporarily fix the semiconductor package to prevent it from shifting until it is completely fixed to the printed wiring board 7 by soldering. be. Temporary fixing can be done using, for example, the latest surface mount technology (published by Kogyo Chosenkai Co., Ltd., June 1986) P. 24
7-P. 250, using adhesives or by utilizing the tackiness of solder paste.
【0009】図17に示す構造を有する半導体パッケー
ジにあっては、半導体パッケージをプリント配線板7の
所定の位置に置いた後、加重を与えながら紫外線硬化形
の接着剤等で固定することにより、実装された半導体パ
ッケージの高さを所定の値にすることが可能である。す
なわち、間隔dによって樹脂パッケージ5の底面とプリ
ント配線板7との距離が決まるので、接着剤の量に多少
のばらつきがあっても接着剤の塗布厚さは自然に決定さ
れる。よって、半導体パッケージの高さは所定の値に保
たれる。また、はんだペーストの粘着性を利用した仮止
め方法を採用した場合にも、特に実装上の支障はない。In the semiconductor package having the structure shown in FIG. 17, after the semiconductor package is placed in a predetermined position on the printed wiring board 7, it is fixed with an ultraviolet curing adhesive or the like while applying a load. It is possible to set the height of the mounted semiconductor package to a predetermined value. That is, since the distance between the bottom surface of the resin package 5 and the printed wiring board 7 is determined by the distance d, the coating thickness of the adhesive is naturally determined even if there is some variation in the amount of adhesive. Therefore, the height of the semiconductor package is maintained at a predetermined value. Further, even when a temporary fixing method using the adhesiveness of solder paste is adopted, there is no particular problem in mounting.
【0010】しかし、最近では、上記文献(電子材料1
989年12月号)にもあるように、薄形パッケージ、
例えばTSOP(Thin Small Outlin
e Package)やTCP(Tape Carri
er Package)が採用され、それらの厚さは1
mm 程度かそれ以下である。そのような半導体パッケ
ージにあっては、樹脂パッケージ5とプリント配線板7
との間に間隔dを設ける余裕がなくなる。しかも、TC
Pのようにリード3の厚さが数10μm程度のものにな
ると、リード3の剛性が低いため、リード3が半導体パ
ッケージの重量を支えることは困難である。
その結果、半導体パッケージの構造として、樹脂パッケ
ージ5の底面が実装時にプリント配線板7に直接接触す
るような構造が採用される。However, recently, the above literature (electronic materials 1
As mentioned in the December 989 issue), the thin package,
For example, TSOP (Thin Small Outline)
e Package) and TCP (Tape Carri
er Package) are adopted, and their thickness is 1
mm or less. In such a semiconductor package, the resin package 5 and the printed wiring board 7
There is no room to provide a distance d between the two. Moreover, T.C.
When the thickness of the leads 3 is about several tens of micrometers as in P, the rigidity of the leads 3 is low, making it difficult for the leads 3 to support the weight of the semiconductor package. As a result, the structure of the semiconductor package is such that the bottom surface of the resin package 5 directly contacts the printed wiring board 7 during mounting.
【0011】そのような薄形の半導体パッケージにあっ
ては、図18に示したように反りがあると、仮止めがう
まくできない。また、はんだ付けが完了するまでの間に
半導体パッケージの位置ずれが生ずることもある。さら
に、仮止めの時点で半導体パッケージが反っていなくて
も、はんだ付けに伴う温度上昇に起因して半導体パッケ
ージが変形することがある。その場合には、はんだ付け
の時点でやはり反りが生ずることになり、各リード3の
高さが不揃いなままではんだ付けされてしまうことにな
る。In such a thin semiconductor package, if it is warped as shown in FIG. 18, temporary fixing cannot be performed properly. Furthermore, the semiconductor package may be misaligned until the soldering is completed. Furthermore, even if the semiconductor package is not warped at the time of temporary fixing, the semiconductor package may be deformed due to the temperature rise associated with soldering. In that case, warping will still occur during soldering, and the leads 3 will be soldered with uneven heights.
【0012】また、最近の薄形の半導体パッケージにあ
っては、リード3の数が数100にもなるなど、多ピン
化の傾向が著しい。また、リード間隔は数100μmま
で狭くなっている。これに応じて、プリント配線板7上
に形成されたはんだパッドの幅やパッド間隔も狭くなっ
ている。その結果、はんだブリッジの問題から、スクリ
ーン印刷法によるはんだペーストの供給が困難になって
いる。また、各はんだパッドに供給できるはんだ量は、
少なくなっている。[0012] Furthermore, in recent thin semiconductor packages, the number of leads 3 has increased to several hundred, and there is a remarkable tendency to increase the number of pins. Furthermore, the lead spacing has become narrower to several hundred micrometers. Accordingly, the width of the solder pads formed on the printed wiring board 7 and the spacing between the pads are also becoming narrower. As a result, the problem of solder bridging makes it difficult to supply solder paste by screen printing. Also, the amount of solder that can be supplied to each solder pad is
It's getting less.
【0013】さらに、半導体素子1の寸法は年々大形化
しているため、半導体パッケージの重量も増加傾向にあ
る。以上の理由から、はんだペーストの粘着性を利用し
た仮止めは次第に困難になりつつある。Furthermore, since the dimensions of the semiconductor element 1 are increasing year by year, the weight of the semiconductor package is also increasing. For the above reasons, temporary fixing using the adhesiveness of solder paste is becoming increasingly difficult.
【0014】また、ピン数が多い半導体パッケージを実
装する際には、プリント配線板7との間で正確な位置決
めが要求される。かつ、位置決め後の機械的振動や衝撃
によって位置ずれが生ずることがないことも要求される
。それらの要求に応えるために、最近では仮止め接着剤
を用いた半導体パッケージの仮止め法が主流になりつつ
ある。Furthermore, when mounting a semiconductor package with a large number of pins, accurate positioning with respect to the printed wiring board 7 is required. Furthermore, it is also required that positional deviations do not occur due to mechanical vibrations or impacts after positioning. In order to meet these demands, a temporary fixing method for semiconductor packages using a temporary fixing adhesive has recently become mainstream.
【0015】薄形の半導体パッケージをプリント配線板
7に仮止めする際に、接着剤の塗布量は半導体パッケー
ジの大きさや形状に応じて設定される必要があるが、適
量より少なすぎるとパッケージ固定の役割を果たさない
。一方、多すぎるとはんだ付けされる部分にまで接着剤
が流出し、はんだ付けの障害になったり、良好な電気的
接続が得られなかったりする。When temporarily fixing a thin semiconductor package to the printed wiring board 7, the amount of adhesive applied needs to be set according to the size and shape of the semiconductor package, but if the amount is less than the appropriate amount, the package will not be fixed. does not fulfill its role. On the other hand, if there is too much adhesive, the adhesive will flow out to the parts to be soldered, causing problems with soldering and making it impossible to obtain a good electrical connection.
【0016】また、仮止めの際に、間隔dを利用した固
定はできないので、接着剤の厚さは、半導体パッケージ
に与えられる加重によって調整される。ここで、加重が
大きすぎると、接着剤がパッケージ底面から大量にはみ
出すので接着剤の厚さは薄くなる。逆に、加重が小さす
ぎると、接着剤の厚さは厚くなる。Furthermore, since it is not possible to use the distance d for temporary fixing, the thickness of the adhesive is adjusted by the load applied to the semiconductor package. If the load is too large, a large amount of adhesive will protrude from the bottom of the package, resulting in a thinner adhesive. Conversely, if the load is too small, the adhesive will become thicker.
【0017】そのために、プリント配線板7に実装され
た半導体パッケージの高さを所定の値に保つには、接着
剤の厚さを細かく制御する必要がある。Therefore, in order to maintain the height of the semiconductor package mounted on the printed wiring board 7 at a predetermined value, it is necessary to finely control the thickness of the adhesive.
【0018】[0018]
【発明が解決しようとする課題】従来の半導体パッケー
ジは以上のように構成され、また、以上のようにプリン
ト配線板7に実装されるので、特に薄形のパッケージに
あっては、半導体パッケージの反りに起因して仮止めや
はんだ付けが良好になされないという課題があった。こ
の半導体パッケージの反りは、その他種々の問題を生じ
させる原因になるので排除されなければならないが、半
導体素子1の寸法が年々大型化する傾向にあるので、そ
れらの問題は、今後ますます顕著化することが予想され
る。[Problems to be Solved by the Invention] Since the conventional semiconductor package is constructed as described above and is mounted on the printed wiring board 7 as described above, especially in the case of a thin package, There was a problem in that temporary fixing and soldering could not be performed well due to the warpage. This warping of the semiconductor package must be eliminated as it causes various other problems, but as the dimensions of the semiconductor element 1 tend to increase year by year, these problems will become more and more prominent in the future. It is expected that
【0019】また、薄形の半導体パッケージにあっては
、樹脂パッケージ5がプリント配線板7に直接接触する
ことから、仮止めの際の接着剤の量や厚さを制御するこ
とが困難で、そのため、プリント配線板7に実装された
各半導体パッケージの高さが揃わないという課題があっ
た。特に、ICカードなどの厚さの制限が厳しい製品に
おいて、限られた空間内に精度よく半導体パッケージを
実装することがきわめて困難であるという課題があった
。Furthermore, in the case of a thin semiconductor package, since the resin package 5 comes into direct contact with the printed wiring board 7, it is difficult to control the amount and thickness of the adhesive used when temporarily bonding. Therefore, there was a problem that the heights of the semiconductor packages mounted on the printed wiring board 7 were not the same. Particularly, in products such as IC cards that have strict thickness restrictions, there has been a problem in that it is extremely difficult to accurately mount a semiconductor package within a limited space.
【0020】この発明は上記のような課題を解消するた
めになされたもので、仮止めの不良や実装時のリードの
高さのばらつきを防止しうる半導体パッケージおよびそ
のような半導体パッケージを提供しうる半導体パッケー
ジの形成方法を得ることを目的とする。The present invention has been made to solve the above-mentioned problems, and provides a semiconductor package and such a semiconductor package that can prevent defects in temporary fixing and variations in lead height during mounting. The purpose of this invention is to obtain a method for forming a transparent semiconductor package.
【0021】また、接着剤を用いた仮止めを行う際に、
接着剤の塗布量や半導体パッケージに対する加重を制御
しなくても接着剤の厚さを一定にしうる半導体パッケー
ジおよびそのような半導体パッケージを提供しうる半導
体パッケージの形成方法を得ることを目的とする。[0021] Also, when temporarily fixing using adhesive,
An object of the present invention is to obtain a semiconductor package in which the thickness of the adhesive can be made constant without controlling the amount of adhesive applied or the load applied to the semiconductor package, and a method for forming a semiconductor package that can provide such a semiconductor package.
【0022】[0022]
【課題を解決するための手段】請求項1記載の発明に係
る半導体パッケージの形成方法は、樹脂封止終了後に、
樹脂パッケージの底面を研削加工によって平坦化する工
程を備えたものである。[Means for Solving the Problems] A method for forming a semiconductor package according to the invention as set forth in claim 1 includes: after completion of resin sealing,
This method includes a step of flattening the bottom surface of the resin package by grinding.
【0023】請求項2記載の発明に係る半導体パッケー
ジは、樹脂パッケージの底部において、一方の面が露出
されるように取り付けられた平坦な金属板またはセラミ
ック板を有するものである。The semiconductor package according to the second aspect of the invention has a flat metal plate or ceramic plate attached to the bottom of the resin package so that one surface is exposed.
【0024】請求項3記載の発明に係る半導体パッケー
ジは、樹脂パッケージの底面に複数の突起部がある構造
を有するものである。The semiconductor package according to the third aspect of the invention has a structure in which a plurality of protrusions are provided on the bottom surface of the resin package.
【0025】そして、請求項4記載の発明に係る半導体
パッケージは、樹脂パッケージの底面に凹部およびこの
凹部から樹脂パッケージの端部に通ずる溝がある構造を
有するものである。The semiconductor package according to the fourth aspect of the present invention has a structure in which the bottom surface of the resin package has a recess and a groove leading from the recess to the end of the resin package.
【0026】[0026]
【作用】請求項1記載の発明における樹脂パッケージを
平坦化する工程は、底面が平坦化された半導体パッケー
ジ、すなわち実装時の位置ずれやリードの高さのばらつ
きを生じさせない半導体パッケージを提供する。The step of flattening the resin package according to the first aspect of the invention provides a semiconductor package whose bottom surface is flattened, that is, a semiconductor package that does not cause positional displacement during mounting or lead height variation.
【0027】請求項2記載の発明における半導体パッケ
ージの底面は、平坦な金属板またはセラミック板の表面
で形成され、実装時の位置ずれやリードの高さのばらつ
き発生を防止する。The bottom surface of the semiconductor package according to the second aspect of the present invention is formed of the surface of a flat metal plate or ceramic plate, thereby preventing positional deviations and variations in lead height during mounting.
【0028】請求項3記載の発明における半導体パッケ
ージ底面の突起部は、実装時の位置ずれを防止するとと
もに、はんだ付け時に半導体パッケージが変形してもそ
の変形を吸収する。In the third aspect of the invention, the protrusion on the bottom surface of the semiconductor package prevents displacement during mounting and absorbs deformation even if the semiconductor package is deformed during soldering.
【0029】そして、請求項4記載の発明における半導
体パッケージ底面の凹部および溝は、仮止め時に、半導
体パッケージの位置安定度を向上させるとともに、接着
剤の流出方向を規制して接着剤がリードに付着すること
を防止する。The recesses and grooves on the bottom surface of the semiconductor package in the invention as claimed in claim 4 improve the positional stability of the semiconductor package during temporary fixing, and also restrict the outflow direction of the adhesive to prevent the adhesive from reaching the leads. Prevents adhesion.
【0030】[0030]
【実施例】以下、この発明の一実施例を図について説明
する。図1において、8a,8bはそれぞれ機械的な研
削加工によって除去される部位であり、その他のものは
同一符号を付して図17に示したものと同一のものであ
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 8a and 8b are parts to be removed by mechanical grinding, and the other parts are denoted by the same reference numerals and are the same as those shown in FIG. 17.
【0031】この場合には、樹脂封止工程を経て製造さ
れた図18に示すような半導体パッケージは、研削加工
によって部位8a,8bが除去され、図1に示すような
樹脂パッケージ5の底面が平坦化された半導体パッケー
ジとなる。よって、プリント配線板7に実装される工程
において、仮止め不良による半導体パッケージの位置ず
れや各リード3の高さのばらつきに起因するはんだ付け
不良が防止されることになる。In this case, parts 8a and 8b of the semiconductor package as shown in FIG. 18 manufactured through the resin sealing process are removed by grinding, and the bottom surface of the resin package 5 as shown in FIG. This results in a flattened semiconductor package. Therefore, in the process of mounting on the printed wiring board 7, misalignment of the semiconductor package due to poor temporary fixing and poor soldering due to variations in the height of each lead 3 can be prevented.
【0032】なお、上記実施例では、樹脂封止工程の後
に、樹脂パッケージ5の底面を研削加工する場合につい
て説明したが、図2に示すように、樹脂パッケージ5の
底部に金属板またはセラミック板10を配置してもよい
。この場合には、半導体パッケージは、平坦な底面を有
する金属板またはセラミック板10のその底面が、樹脂
パッケージ5の底部において露出するように形成される
。そのように配置される金属板またはセラミック板10
は、樹脂封止工程において樹脂パッケージ5に埋め込ま
れる。In the above embodiment, the bottom surface of the resin package 5 is ground after the resin sealing process, but as shown in FIG. 10 may be arranged. In this case, the semiconductor package is formed such that the bottom surface of the metal plate or ceramic plate 10 having a flat bottom surface is exposed at the bottom of the resin package 5. Metal plate or ceramic plate 10 so arranged
is embedded in the resin package 5 in the resin sealing process.
【0033】また、図3に示すように、半導体素子1を
搭載するダイパッド4を厚いものとして、そのダイパッ
ド4の底面が樹脂パッケージ5の底部において露出する
ようにしてもよい。Further, as shown in FIG. 3, the die pad 4 on which the semiconductor element 1 is mounted may be made thick so that the bottom surface of the die pad 4 is exposed at the bottom of the resin package 5.
【0034】図4,図5はそれぞれこの発明の他の実施
例による半導体パッケージを示す平面図(底面から眺め
たもの)である。図4に示したものは4側面形のもので
あり、図5に示したものは2側面形のものである。図に
おいて、11は樹脂パッケージ5の底面に設けられた半
球状の突起である。このような突起11は、樹脂封止工
程において、樹脂パッケージ5をモールド成形する際に
一体形成される。また、図6は図4または図5に示した
もののA−A断面における断面図であり、図において、
12は仮止め用の接着剤を示す。FIGS. 4 and 5 are plan views (viewed from the bottom) of semiconductor packages according to other embodiments of the present invention. The one shown in FIG. 4 is of four-sided type, and the one shown in FIG. 5 is of two-sided type. In the figure, 11 is a hemispherical projection provided on the bottom surface of the resin package 5. Such protrusions 11 are integrally formed when the resin package 5 is molded in the resin sealing process. Further, FIG. 6 is a cross-sectional view taken along the line A-A of the structure shown in FIG. 4 or FIG. 5, and in the figure,
12 indicates an adhesive for temporary fixing.
【0035】図6(a)は半導体パッケージが下向きに
、また図6(b)は半導体パッケージが上向きに反った
場合について示している。いずれの場合にも、突起11
が樹脂パッケージ5の底面よりも先にプリント配線板7
に接するので、実装時に、反りによる悪影響は防止され
る。すなわち、接着剤12によって、半導体パッケージ
は問題なくプリント配線板に仮止めされる。FIG. 6(a) shows the case where the semiconductor package is bent downward, and FIG. 6(b) shows the case where the semiconductor package is bent upward. In either case, the protrusion 11
is the printed wiring board 7 before the bottom of the resin package 5.
Since it is in contact with the surface, the adverse effects caused by warping are prevented during mounting. That is, the adhesive 12 allows the semiconductor package to be temporarily attached to the printed wiring board without any problem.
【0036】また、樹脂封止工程で得られた半導体パッ
ケージに反りがなく、問題なく仮止めされた場合であっ
ても、はんだ付け工程における高温度雰囲気によって、
半導体パッケージが熱変形することがある点は、既に述
べたとおりである。半導体パッケージの熱変形による反
りが生ずると、その状態ではんだが溶融し次に凝固した
場合に(共晶はんだの凝固温度は183℃)、各リード
3の高さが不揃いのままはんだ付けがなされる可能性が
あることも既に述べた。しかし、この場合には、樹脂パ
ッケージ5の底面にある突起11は、各リード3の高さ
を一定に保つように作用する。よって、熱による半導体
パッケージの変形について注意を払う必要はない。Furthermore, even if the semiconductor package obtained in the resin sealing process is not warped and can be temporarily attached without any problems, the high temperature atmosphere during the soldering process may cause damage to the semiconductor package.
As already mentioned, the semiconductor package may be thermally deformed. When the semiconductor package warps due to thermal deformation, when the solder melts and then solidifies in that state (the solidification temperature of eutectic solder is 183°C), the heights of the leads 3 will be uneven and soldered. I have already mentioned that there is a possibility that However, in this case, the protrusion 11 on the bottom surface of the resin package 5 acts to keep the height of each lead 3 constant. Therefore, there is no need to pay attention to deformation of the semiconductor package due to heat.
【0037】なお、上記実施例では、半球状の突起11
を、半導体パッケージの各辺内側の中央に1個ずつ合計
4個設けたものを示したが、図7および図8に示すよう
に、半導体パッケージの四角形の底面の四隅に計4個設
けたものであってもよい。あるいは図9に示すように、
計6個設けたものであってもよい。Note that in the above embodiment, the hemispherical protrusion 11
7 and 8, a total of four of these are provided at the four corners of the rectangular bottom of the semiconductor package. It may be. Or as shown in Figure 9,
A total of six may be provided.
【0038】また、上記実施例では、樹脂パッケージ5
をモールド成形する際に突起11が一体成形されるもの
として説明したが、樹脂封止工程とは別の工程で半球状
の突起物を製作し、樹脂パッケージ5の底面の所定の位
置に接着するようにしてもよい。Furthermore, in the above embodiment, the resin package 5
Although the protrusion 11 has been described as being integrally molded when molding, the hemispherical protrusion is manufactured in a process different from the resin sealing process, and is adhered to a predetermined position on the bottom surface of the resin package 5. You can do it like this.
【0039】そして、上記実施例では、半球状の突起1
1を配置する場合について説明したが、突起部は、円錐
状や三角錐状もしくは多角錐状のものであってもよく、
それらの場合にも上記実施例と同様の効果を奏する。In the above embodiment, the hemispherical protrusion 1
Although the case where 1 is arranged has been described, the protrusion may have a conical shape, a triangular pyramid shape, or a polygonal pyramid shape,
In those cases as well, the same effects as in the above embodiments can be achieved.
【0040】図10はこの発明のさらに他の実施例によ
る半導体パッケージを示す断面図である。図において、
21は樹脂パッケージ5の底面に設けられた円柱状の突
起である。このような突起21は、樹脂パッケージ5を
モールド成形する際に一体形成される。あるいは別途製
作された円柱状突起物を樹脂パッケージ5に接着するこ
とで実現される。FIG. 10 is a sectional view showing a semiconductor package according to still another embodiment of the present invention. In the figure,
21 is a cylindrical projection provided on the bottom surface of the resin package 5. Such a protrusion 21 is integrally formed when the resin package 5 is molded. Alternatively, this can be realized by bonding a separately manufactured cylindrical protrusion to the resin package 5.
【0041】図11,図12は図10に示した半導体パ
ッケージの平面図である。図11に示すものは2側面形
のもであり、図12に示すものは4側面形のものである
。なお、各図において、中心線の右側は底面から眺めた
図、左側は上面から眺めた図である。FIGS. 11 and 12 are plan views of the semiconductor package shown in FIG. 10. The one shown in FIG. 11 is of two-sided type, and the one shown in FIG. 12 is of four-sided type. In each figure, the right side of the center line is a view viewed from the bottom, and the left side is a view viewed from the top.
【0042】この場合には、図4の突起21と各リード
3とが半導体パッケージを支持する。よって、半導体パ
ッケージをプリント配線板7に実装する際に、突起21
がプリント配線板7に接触した時点で、樹脂パッケージ
5の底面とプリント配線板7との間に、一定間隔の間隙
が形成される。従って、半導体パッケージに対する加重
や接着剤12の塗布量を細かく調整しなくても、実装時
の半導体パッケージの高さは所定の値に定まる。In this case, the protrusion 21 and each lead 3 shown in FIG. 4 support the semiconductor package. Therefore, when mounting the semiconductor package on the printed wiring board 7, the protrusions 21
When the resin package 5 contacts the printed wiring board 7, a gap at a constant interval is formed between the bottom surface of the resin package 5 and the printed wiring board 7. Therefore, the height of the semiconductor package at the time of mounting is determined to a predetermined value without finely adjusting the load on the semiconductor package or the amount of adhesive 12 applied.
【0043】なお、上記実施例では、4個の円柱状の突
起21が設けられた半導体パッケージについて説明した
が、半導体パッケージが安定に仮止めできれば、突起2
1の数は4個以上であってもよい。また、突起21は、
三角柱状その他の多角柱状のものであってもよく、それ
らを設けた場合にも上記実施例と同様の効果を奏する。In the above embodiment, a semiconductor package was described in which four cylindrical protrusions 21 were provided. However, if the semiconductor package can be stably temporarily fixed, the protrusions 2
The number of 1's may be 4 or more. Further, the protrusion 21 is
It may be in the shape of a triangular prism or other polygonal prism, and the same effect as in the above embodiment can be achieved even when such a shape is provided.
【0044】上記実施例では円柱状の突起21を設けた
場合について説明したが、図13および図14に示すよ
うに梁状のスペーサ22を設けてもよい。このようなス
ペーサ22は、樹脂パッケージ5をモールド成形する際
に一体成形される。あるいは別途製作されたスペーサを
樹脂パッケージ5に接着することで実現される。なお、
図13および図14において、中心線の右側は半導体パ
ッケージの底面から眺めた図、左側は上面から眺めた図
である。なお、図13または図14に示したもののA−
A断面は、やはり図10に示すようになっている。[0044] In the above embodiment, a case was explained in which a cylindrical projection 21 was provided, but a beam-shaped spacer 22 may also be provided as shown in FIGS. 13 and 14. Such a spacer 22 is integrally formed when the resin package 5 is molded. Alternatively, this can be achieved by bonding a separately manufactured spacer to the resin package 5. In addition,
In FIGS. 13 and 14, the right side of the center line is a view viewed from the bottom of the semiconductor package, and the left side is a view viewed from the top. In addition, A- of the one shown in FIG. 13 or FIG.
The A cross section is also as shown in FIG.
【0045】半導体パッケージをこのような構造とした
場合にも、樹脂パッケージ5の底面とプリント配線板7
との間に、一定間隔の間隙が形成される。さらに、図1
3に示したように、2側面形の半導体パッケージの場合
には、リード3が設けられていない2辺(開口部)から
接着剤12が流出できる。また、図14に示したように
、4側面形の半導体パッケージの場合には、四角形の四
隅(開口部)から接着剤12が流出できる。従って、接
着剤12が適量よりも多く供給されたときに、それらの
開口部から接着剤12が流出するので、リード3の接着
剤12が付着することが防止される。Even when the semiconductor package has such a structure, the bottom surface of the resin package 5 and the printed wiring board 7
A gap at a constant interval is formed between the two. Furthermore, Figure 1
3, in the case of a two-sided semiconductor package, the adhesive 12 can flow out from the two sides (openings) where the leads 3 are not provided. Further, as shown in FIG. 14, in the case of a four-sided semiconductor package, the adhesive 12 can flow out from the four corners (openings) of the rectangle. Therefore, when more than the appropriate amount of adhesive 12 is supplied, the adhesive 12 flows out from these openings, so that the adhesive 12 of the lead 3 is prevented from adhering.
【0046】なお、上記各実施例では、樹脂パッケージ
5の底面に突起部を設けた場合について説明したが、図
15および図16に示すように、樹脂パッケージ5の底
面を凹みおよびこの凹みから樹脂パッケージ5の2辺ま
たは四隅に通ずる溝を有する面としてもよい。このよう
な凹部23および溝24は、樹脂パッケージ5をモール
ド成形する際に形成される。なお、図15および図16
において、中心線の右側は半導体パッケージの底面から
眺めた図、左側は上面から眺めた図である。In each of the above embodiments, the case where a protrusion is provided on the bottom surface of the resin package 5 has been described, but as shown in FIGS. 15 and 16, the bottom surface of the resin package 5 is recessed and the resin The surface may have grooves communicating with two sides or four corners of the package 5. Such recesses 23 and grooves 24 are formed when the resin package 5 is molded. In addition, FIGS. 15 and 16
In the figure, the right side of the center line is a view viewed from the bottom of the semiconductor package, and the left side is a view viewed from the top.
【0047】半導体パッケージをこのような構造とした
場合には、半導体パッケージの底面とプリント配線板7
とが広い範囲にわたって直接接触する。しかも、接着剤
12が凹部23にたまるので、少量の接着剤12を用い
て安定した仮止めがなされる。When the semiconductor package has such a structure, the bottom surface of the semiconductor package and the printed wiring board 7
are in direct contact over a wide area. Moreover, since the adhesive 12 accumulates in the recess 23, stable temporary fixing can be achieved using a small amount of the adhesive 12.
【0048】そして、図15に示すように、2側面形の
半導体パッケージの場合には、溝24を伝わって、リー
ド3が設けられていない2辺から接着剤12が流出でき
る。また、図16に示すように、4側面形の半導体パッ
ケージの場合には、溝24を伝わって、四辺形の四隅か
ら接着剤12が流出できる。従って、この場合にも、接
着剤12が適量よりも多く供給されたときに、それらの
開口部から接着剤12が流出するので、リード3の接着
剤12が付着することが防止される。As shown in FIG. 15, in the case of a two-sided semiconductor package, the adhesive 12 can flow through the grooves 24 from the two sides where the leads 3 are not provided. Further, as shown in FIG. 16, in the case of a four-sided semiconductor package, the adhesive 12 can flow through the grooves 24 and flow out from the four corners of the quadrilateral. Therefore, in this case as well, when the adhesive 12 is supplied in an amount larger than the appropriate amount, the adhesive 12 flows out from these openings, so that the adhesive 12 of the lead 3 is prevented from adhering.
【0049】[0049]
【発明の効果】以上のように、請求項1記載の発明によ
れば、半導体パッケージの形成方法を、樹脂封止工程で
作成された樹脂パッケージの底面を平坦化する工程を備
えた方法としたので、プリント配線板への実装時の位置
ずれやリードの高さのばらつきを生じない半導体パッケ
ージが得られる効果がある。As described above, according to the invention as set forth in claim 1, the method for forming a semiconductor package is a method that includes the step of flattening the bottom surface of the resin package created in the resin sealing step. Therefore, it is possible to obtain a semiconductor package that does not cause misalignment or variation in lead height when mounted on a printed wiring board.
【0050】請求項2記載の発明によれば、半導体パッ
ケージを、樹脂パッケージの底部において、金属板また
はセラミック板の平坦な表面が露出している構造のもの
としたので、プリント配線板への実装時の位置ずれやリ
ードの高さのばらつきを防止しつつ面実装を可能とする
ものが得られる効果がある。According to the second aspect of the invention, since the semiconductor package has a structure in which the flat surface of the metal plate or ceramic plate is exposed at the bottom of the resin package, mounting on a printed wiring board is easy. This has the effect of making it possible to perform surface mounting while preventing positional deviations and variations in lead height.
【0051】請求項3記載の発明によれば、半導体パッ
ケージを、樹脂パッケージの底面に突起部を設けた構成
としたので、樹脂封止工程やはんだ付け工程において、
半導体パッケージに反りが生じても、反りが仮止めやは
んだ付けに悪影響を与えることがないものが得られる効
果がある。According to the third aspect of the invention, since the semiconductor package has a structure in which the protrusion is provided on the bottom surface of the resin package, the process of resin sealing and soldering can be easily performed.
Even if the semiconductor package warps, it is possible to obtain a package in which the warp does not adversely affect temporary fixing or soldering.
【0052】そして、請求項4記載の発明によれば、半
導体パッケージを、樹脂パッケージの底面に凹部および
この凹部から樹脂パッケージの端部に通ずる溝を設けた
構成としたので、仮止めの際に、より少ない接着剤を用
いて安定にプリント配線板に仮止めできるとともに、接
着剤がリードに付着することを防止しうるものが得られ
る効果がある。According to the fourth aspect of the present invention, the semiconductor package has a concave portion on the bottom surface of the resin package and a groove leading from the concave portion to the end of the resin package, so that it is easy to use when temporarily fixing the semiconductor package. This has the effect that it can be temporarily fixed to a printed wiring board stably using less adhesive, and can prevent the adhesive from adhering to the leads.
【図1】この発明の一実施例による半導体パッケージ形
成方法を用いて得られる半導体パッケージを示す断面図
である。FIG. 1 is a sectional view showing a semiconductor package obtained using a semiconductor package forming method according to an embodiment of the present invention.
【図2】この発明の一実施例による半導体パッケージを
示す断面図である。FIG. 2 is a sectional view showing a semiconductor package according to an embodiment of the present invention.
【図3】この発明の他の実施例による半導体パッケージ
を示す断面図である。FIG. 3 is a sectional view showing a semiconductor package according to another embodiment of the invention.
【図4】この発明のさらに他の実施例による4側面形の
半導体パッケージを示す平面図である。FIG. 4 is a plan view showing a four-sided semiconductor package according to still another embodiment of the present invention.
【図5】同じく2側面形の半導体パッケージを示す平面
図である。FIG. 5 is a plan view showing the same two-sided semiconductor package.
【図6】図4または図5に示したもののA−A断面を示
す断面図である。FIG. 6 is a sectional view taken along line AA of the device shown in FIG. 4 or 5;
【図7】この発明のさらに他の実施例による4側面形の
半導体パッケージを示す平面図である。FIG. 7 is a plan view showing a four-sided semiconductor package according to still another embodiment of the present invention.
【図8】同じく2側面形の半導体パッケージを示す平面
図である。FIG. 8 is a plan view showing the same two-sided semiconductor package.
【図9】同じく2側面形の6個の突起を有する半導体パ
ッケージを示す平面図である。FIG. 9 is a plan view showing a semiconductor package having six protrusions having two sides.
【図10】この発明のさらに他の実施例による半導体パ
ッケージを示す断面図である。FIG. 10 is a sectional view showing a semiconductor package according to still another embodiment of the present invention.
【図11】同じく2側面形の半導体パッケージを示す平
面図である。FIG. 11 is a plan view showing the same two-sided semiconductor package.
【図12】同じく4側面形の半導体パッケージを示す平
面図である。FIG. 12 is a plan view showing a similar four-sided semiconductor package.
【図13】この発明のさらに他の実施例による2側面形
の半導体パッケージを示す平面図である。FIG. 13 is a plan view showing a two-sided semiconductor package according to still another embodiment of the present invention.
【図14】同じく4側面形の半導体パッケージを示す平
面図である。FIG. 14 is a plan view showing a similar four-sided semiconductor package.
【図15】この発明のさらに他の実施例による2側面形
の半導体パッケージを示す平面図である。FIG. 15 is a plan view showing a two-sided semiconductor package according to still another embodiment of the present invention.
【図16】同じく4側面形の半導体パッケージを示す平
面図である。FIG. 16 is a plan view showing a similar four-sided semiconductor package.
【図17】従来の半導体パッケージを示す断面図である
。FIG. 17 is a cross-sectional view showing a conventional semiconductor package.
【図18】パッケージの反りの様子を示す説明図である
。FIG. 18 is an explanatory diagram showing how the package warps.
1 半導体素子
2 金線
3 リード
4 ダイパッド
5 樹脂パッケージ
7 プリント配線板
8a 研削加工によって除去される部位8b 研削
加工によって除去される部位10 金属板またはセラ
ミック板
11 半球状の突起
12 接着剤
21 円柱状の突起
22 スペーサ
23 凹部
24 溝1 Semiconductor element 2 Gold wire 3 Lead 4 Die pad 5 Resin package 7 Printed wiring board 8a Part removed by grinding process 8b Part removed by grinding process 10 Metal plate or ceramic plate 11 Hemispherical protrusion 12 Adhesive 21 Cylindrical shape protrusion 22 spacer 23 recess 24 groove
Claims (4)
、封止終了後に、前記樹脂パッケージの底面を研削加工
によって平坦化する半導体パッケージの形成方法。1. A method for forming a semiconductor package, in which a semiconductor element is sealed in a resin package, and after the sealing is completed, the bottom surface of the resin package is flattened by grinding.
た半導体パッケージにおいて、前記樹脂パッケージの底
部で一方の面が露出された状態で取り付けられた平坦な
金属板またはセラミック板を有することを特徴とする半
導体パッケージ。2. A semiconductor package in which a semiconductor element is sealed in a resin package, characterized by having a flat metal plate or ceramic plate attached to the bottom of the resin package with one surface exposed. semiconductor package.
た半導体パッケージにおいて、前記樹脂パッケージは、
その底面に、複数の突起部を有することを特徴とする半
導体パッケージ。3. In a semiconductor package in which a semiconductor element is sealed in a resin package, the resin package comprises:
A semiconductor package characterized by having a plurality of protrusions on its bottom surface.
た半導体パッケージにおいて、前記樹脂パッケージは、
その底面に、凹部およびこの凹部から前記樹脂パッケー
ジの端部に通ずる溝を有することを特徴とする半導体パ
ッケージ。4. In a semiconductor package in which a semiconductor element is sealed in a resin package, the resin package comprises:
A semiconductor package characterized in that the bottom surface thereof has a recess and a groove leading from the recess to an end of the resin package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3162395A JPH04360561A (en) | 1991-06-07 | 1991-06-07 | Semiconductor package and its formation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3162395A JPH04360561A (en) | 1991-06-07 | 1991-06-07 | Semiconductor package and its formation |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04360561A true JPH04360561A (en) | 1992-12-14 |
Family
ID=15753777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3162395A Pending JPH04360561A (en) | 1991-06-07 | 1991-06-07 | Semiconductor package and its formation |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04360561A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5760481A (en) * | 1993-06-30 | 1998-06-02 | Rohm Co., Ltd. | Encapsulated electronic component containing a holding member |
US6388338B1 (en) * | 1995-04-28 | 2002-05-14 | Stmicroelectronics | Plastic package for an integrated electronic semiconductor device |
JP2017069431A (en) * | 2015-09-30 | 2017-04-06 | 株式会社デンソー | Semiconductor device |
-
1991
- 1991-06-07 JP JP3162395A patent/JPH04360561A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5760481A (en) * | 1993-06-30 | 1998-06-02 | Rohm Co., Ltd. | Encapsulated electronic component containing a holding member |
US6388338B1 (en) * | 1995-04-28 | 2002-05-14 | Stmicroelectronics | Plastic package for an integrated electronic semiconductor device |
JP2017069431A (en) * | 2015-09-30 | 2017-04-06 | 株式会社デンソー | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2570628B2 (en) | Semiconductor package and manufacturing method thereof | |
KR100193195B1 (en) | Semiconductor package and manufacturing method | |
US7410090B2 (en) | Conductive bonding material fill techniques | |
JP2001326236A (en) | Manufacturing method of semiconductor device | |
KR20030087485A (en) | Semiconductor package having improved reliability of solder joint | |
US6501162B2 (en) | Semiconductor device, semiconductor module and hard disk | |
JP3460559B2 (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
JPH04360561A (en) | Semiconductor package and its formation | |
JP2772828B2 (en) | Die bonding method | |
US7589402B2 (en) | Semiconductor module and manufacturing method thereof | |
JPH07226455A (en) | Semiconductor package and its manufacturing method | |
JPH04341896A (en) | Semiconductor device and memory card | |
JPH0613523A (en) | Semiconductor electronic components | |
JPH0936275A (en) | Manufacture of surface mount semiconductor device | |
JP2748771B2 (en) | Film carrier semiconductor device and method of manufacturing the same | |
KR101104819B1 (en) | Board for electronic device package, electronic device package and manufacturing method thereof | |
JPH0810192Y2 (en) | Semiconductor mounting structure | |
JPH1092965A (en) | Surface mount semiconductor package | |
JPH11145339A (en) | Semiconductor device and mounting substrate | |
JPH1187601A (en) | Semiconductor device, semiconductor device unit, and method of manufacturing semiconductor device unit | |
JP2611672B2 (en) | Hybrid integrated circuit device | |
JPH04318994A (en) | Semiconductor package mounting method | |
JP3795544B2 (en) | Semiconductor package | |
JPH01208851A (en) | Mounting structure for electronic part | |
JP2526796B2 (en) | Tape carrier package |