KR101104819B1 - Board for electronic device package, electronic device package and manufacturing method thereof - Google Patents
Board for electronic device package, electronic device package and manufacturing method thereof Download PDFInfo
- Publication number
- KR101104819B1 KR101104819B1 KR1020090069587A KR20090069587A KR101104819B1 KR 101104819 B1 KR101104819 B1 KR 101104819B1 KR 1020090069587 A KR1020090069587 A KR 1020090069587A KR 20090069587 A KR20090069587 A KR 20090069587A KR 101104819 B1 KR101104819 B1 KR 101104819B1
- Authority
- KR
- South Korea
- Prior art keywords
- electronic device
- printed circuit
- circuit board
- device package
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910000679 solder Inorganic materials 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052790 beryllium Inorganic materials 0.000 claims description 10
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000004100 electronic packaging Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- -1 more specifically Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- DMFGNRRURHSENX-UHFFFAOYSA-N beryllium copper Chemical compound [Be].[Cu] DMFGNRRURHSENX-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
전자소자 패키지용 기판, 전자소자 패키지 및 그 제조방법이 개시된다. 상면에 패드, 및 가열 시 상향 돌출되도록 변형되는 지지홀더부가 마련된 인쇄회로기판을 준비하는 단계; 솔더를 개재하여, 단부가 상기 지지홀더부에 의해 지지되도록 전자소자를 상기 인쇄회로기판의 상면에 실장하는 단계; 상기 솔더가 용융되도록 가열하는 단계; 및 상기 지지홀더부가 상향 돌출되도록 가열하는 단계; 및 상기 솔더를 경화시키는 단계를 포함하는 전자소자 패키지 제조방법은, 전자소자를 인쇄회로기판에 플립칩 실장함에 있어서, 충분한 높이의 솔더 포스트를 용이하게 형성할 수 있다.Disclosed are a substrate for an electronic device package, an electronic device package, and a method of manufacturing the same. Preparing a printed circuit board provided with a pad and a support holder portion deformed to protrude upward when heated; Mounting an electronic device on an upper surface of the printed circuit board so that an end thereof is supported by the support holder portion through a solder; Heating the solder to melt; And heating the support holder to protrude upward. And the electronic device package manufacturing method comprising the step of curing the solder, in mounting the electronic device on the printed circuit board, the chip can easily form a solder post of a sufficient height.
전자소자, 패키지, 플립칩, 지지홀더부 Electronic device, package, flip chip, support holder
Description
본 발명은 전자소자 패키지용 기판, 전자소자 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a substrate for an electronic device package, an electronic device package and a method of manufacturing the same.
전자 패키징 기술은 반도체 소자에서부터 최종 완성제품까지의 모든 단계를 포함하는 광범위하고 다양한 시스템 제조 기술이다. 최근 급속히 발전하는 반도체 기술은 이미 백만 개 이상의 셀(cell)을 집적화하고 있으며, 비메모리 소자의 경우는 많은 I/O핀 개수, 큰 다이(die) 크기, 많은 열 방출, 고전기적 성능 등의 경향으로 발전하고 있다. 그러나, 상대적으로 이러한 소자를 패키지 하기 위한 전자 패키징 기술은 급속한 반도체 산업에 보조를 못 맞추었던 것이 사실이다.Electronic packaging technology is a wide variety of systems fabrication technologies that cover all stages from semiconductor devices to finished products. Recent rapid development of semiconductor technology has already integrated more than 1 million cells, and for non-memory devices, there are trends such as high I / O pin count, large die size, high heat dissipation, and high performance. Is developing. However, the relative fact that electronic packaging technology for packaging such devices has not kept pace with the rapid semiconductor industry.
전자 패키징 기술은 최종 전자 제품의 성능, 크기, 가격, 신뢰성 등을 결정하는 매우 중요한 기술로서, 특히 고전기적 성능, 극소형/고밀도, 저 전력, 다기능, 초고속 신호처리, 영구적 신뢰성 등을 추구하는 최근의 전자제품에 있어서는 그 위상이 더욱 중요해 지고 있다.Electronic packaging technology is a very important technology that determines the performance, size, price, and reliability of the final electronic product. In particular, electronic packaging technology has recently pursued high performance, ultra small / high density, low power, multifunction, ultra-fast signal processing, and permanent reliability. In electronics, the status is becoming more important.
이러한 추세에 부응하여, 리드를 사용하지 않고 반도체 칩(1)을 기판(2)에 전기적으로 연결시키는 기술 중의 하나인 플립칩(Flip chip) 본딩 기술이 최근 각광을 받고 있다(도 1 참조). 그러나, 반도체 칩(1)과 기판(2)이 이종 재질로 이루어져 이들 간의 열팽창계수 차이가 존재하는 경우가 대부분인 관계로, 제품 사용 시 발생하는 열에 의해 반도체 칩(1)과 기판(2) 사이에 휨 등에 의한 외력이 가해지게 되며, 이러한 외력에 의해 반도체 칩(1)과 기판(2) 간의 접속을 구현하는 솔더(3)가 전기적 접속관계를 유지하지 못하게 되는 문제점이 발생하고 있다.In response to this trend, a flip chip bonding technique, which is one of techniques for electrically connecting the
이러한 문제점을 해결하기 위해서는, 도 2 및 도 3에 도시된 바와 같이, 솔더(3a, 3b)가 휨 등에 의한 외력을 견뎌낼 수 있을 정도로 상하로 긴 구조 즉, 솔더 포스트를 형성할 필요가 있다. 그러나 이러한 솔더 포스트를 구현하기 위해서는, 추가적인 공정이 필요 이상으로 부가되어, 리드타임이 증대되고, 제조비용이 증가하는 문제가 있다.In order to solve this problem, as shown in Figs. 2 and 3, it is necessary to form a structure, that is, solder posts that are long enough to allow the
본 발명은 전자소자를 인쇄회로기판에 플립칩 실장함에 있어서, 충분한 높이의 솔더 포스트를 용이하게 형성할 수 있는 전자소자 패키지용 기판, 전자소자 패키지 및 그 제조방법을 제공할 수 있다. The present invention can provide a substrate for an electronic device package, an electronic device package, and a method of manufacturing the same that can easily form a solder post having a sufficient height in flip chip mounting an electronic device on a printed circuit board.
본 발명의 일 측면에 따르면, 전자소자가 실장되는 전자소자 패키지용 기판으로서, 상면에 상기 전자소자와 접속하는 패드가 마련되는 인쇄회로기판; 및 상기 인쇄회로기판의 상면에 마련되고, 가열 시 상향 돌출되는 지지홀더부를 포함하는 전자소자 패키지용 기판이 제공된다.According to an aspect of the present invention, an electronic device package substrate on which the electronic device is mounted, the printed circuit board having a pad connected to the electronic device on the upper surface; And a support holder provided on an upper surface of the printed circuit board and protruding upward when heated.
본 발명의 다른 측면에 따르면, 상면에 패드가 마련되는 인쇄회로기판; 상기 인쇄회로기판의 상면에 마련되고, 가열 시 상향 돌출되는 지지홀더부; 및 단부가 상기 지지홀더부에 의해 지지되며, 솔더 포스트를 통해 상기 패드와 전기적으로 접속되는 전자소자를 포함하는 전자소자 패키지가 제공된다.According to another aspect of the invention, a printed circuit board having a pad on the upper surface; A support holder provided on an upper surface of the printed circuit board and protruding upward when heated; And an electronic device having an end supported by the support holder and electrically connected to the pad through a solder post.
본 발명의 또 다른 측면에 따르면, 상면에 패드, 및 가열 시 상향 돌출되는 지지홀더부가 마련된 인쇄회로기판을 준비하는 단계; 솔더를 개재하여, 단부가 상기 지지홀더부에 의해 지지되도록 전자소자를 상기 인쇄회로기판의 상면에 실장하는 단계; 상기 솔더가 용융되도록 가열하는 단계; 및 상기 지지홀더부가 상향 돌출되도록 가열하는 단계; 및 상기 솔더를 경화시키는 단계를 포함하는 전자소자 패키지 제조방법이 제공된다.According to another aspect of the invention, the step of preparing a printed circuit board having a pad, and a support holder portion protruding upward when heated; Mounting an electronic device on an upper surface of the printed circuit board so that an end thereof is supported by the support holder portion through a solder; Heating the solder to melt; And heating the support holder to protrude upward. And it provides a method for manufacturing an electronic device package comprising the step of curing the solder.
상기 지지홀더부는, 'ㄷ'자 형상으로 절곡되며, 절곡된 내측에 용융성 고정물질이 개재되는 탄성홀더를 포함할 수 있으며, 이 때, 상기 탄성홀더는 금속 재질, 예를 들면, 베릴륨동(CuBe, copper beryllium)일 수 있다.The support holder portion may be bent in a 'c' shape, and may include an elastic holder having a molten fixing material interposed therein, wherein the elastic holder is made of a metal material, for example, beryllium copper ( CuBe, copper beryllium).
한편, 상기 지지홀더부는 중앙 부위에 용융성 고정물질이 개재되는 코일스프링을 포함할 수도 있고, 상기 지지홀더부는 바이메탈(bimetal)을 포함할 수도 있 다.On the other hand, the support holder portion may include a coil spring in which a molten fixing material is interposed in the central portion, and the support holder portion may include a bimetal.
상기 지지홀더부는 상기 인쇄회로기판의 각 변에 상응하는 위치에 모두 마련될 수 있다.The support holder may be provided at all positions corresponding to each side of the printed circuit board.
상기 솔더 포스트는 상기 용융성 고정물질보다 낮은 녹는점을 갖는 물질로 이루어질 수 있다.The solder post may be made of a material having a lower melting point than the molten fixing material.
본 발명의 바람직한 실시예에 따르면, 전자소자를 인쇄회로기판에 플립칩 실장함에 있어서, 충분한 높이의 솔더 포스트를 용이하게 형성할 수 있는 전자소자 패키지용 기판, 전자소자 패키지 및 그 제조방법을 제공할 수 있다. According to a preferred embodiment of the present invention, in flip chip mounting an electronic device on a printed circuit board, a substrate for an electronic device package, an electronic device package, and a method of manufacturing the same can easily form a solder post having a sufficient height. Can be.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The present invention is capable of various modifications and various embodiments, and specific embodiments are illustrated in the drawings and described in detail in the detailed description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.
이하, 본 발명에 따른 전자소자 패키지용 기판, 전자소자 패키지 및 그 제조 방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, preferred embodiments of an electronic device package substrate, an electronic device package, and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. Denotes the same reference numerals and duplicate description thereof will be omitted.
도 4는 본 발명의 일 실시예에 따른 전자소자 패키지용 기판(10)을 나타내는 단면도이다. 도 4를 참조하면, 인쇄회로기판(11), 패드(12), 탄성홀더부(14), 용융성 고정물질(16), 솔더레지스트(17)가 도시되어 있다.4 is a cross-sectional view illustrating a
본 실시예에 따른 전자소자 패키지용 기판(10)은, 인쇄회로기판(11)의 상면 가장자리 부근에 가열 시 공급된 열에 의해 상향 돌출되는 지지홀더부가 마련된다. 인쇄회로기판(11)의 상면에는 실장될 전자소자(도 9의 20 참조)와 접속하기 위한 패드(12)가 마련된다.The electronic
지지홀더부는 추후에 실장되는 전자소자(도 9의 20 참조)의 단부를 지지하여 전자소자의 하면이 인쇄회로기판(11)으로부터 소정 거리 이격되도록 하는 기능을 수행하게 되며, 서로 이격된 인쇄회로기판(11)과 전자소자(도 9의 20 참조)는 그 사이에 개재되는 솔더 포스트(도 9의 22b)에 의해 전기적으로 접속될 수 있게 된다.The support holder portion supports an end portion of an electronic device (see 20 in FIG. 9) to be mounted later so that the lower surface of the electronic device is spaced a predetermined distance from the printed
지지홀더부는 온도의 의해 그 형상이 변화되어 그 위에 안착되는 전자소자를 상향으로 이동시킬 수 있도록 돌출 변형될 수 있는 재질/구성이라면 어느 것이라도 가능하나, 본 실시예에서는 이러한 지지홀더부로서, 도 4에 도시된 바와 같이, 'ㄷ'자 형상으로 절곡되며 절곡된 내측에 용융성 고정물질(16)이 개재된 탄성홀더부(14)를 제시한다. 용융성 고정물질(16)은 탄성홀더부(14)의 절곡된 상하면 사이 의 간격을 고정하는 기능을 수행하며, 추후 가열 시 용융되어 탄성홀더부(14)의 절곡된 상하면 사이의 거리를 벌릴 수 있다. 그 후 다시 용융성 고정물질(16)이 응고되면, 탄성홀더부(14)의 절곡된 상하면은 거리가 멀어진 상태에서 다시 고정될 수 있게 된다.The support holder portion may be any material / constitution that can be protruded and deformed so as to change its shape due to temperature and move the electronic element mounted thereon upwards. As shown in FIG. 4, the
한편, 탄성홀더부(14)는 그 절곡된 부위가 충분한 탄성력을 가질 수 있는 재질, 예를 들면 금속 재질로 이루어질 수 있다. 보다 구체적으로 베릴륨동(CuBe, copper beryllium) 재질로 이루어질 수 있다. 이와 같이 금속 재질, 보다 구체적으로 베릴륨동(CuBe, copper beryllium) 재질로 이루어지는 경우, 절곡된 부위가 충분한 탄성력을 가질 수 있을 뿐만 아니라, 전자소자(도 9의 20 참조)에서 발생하는 열에 대한 방열기능 역시 충분히 수행할 수 있게 된다.On the other hand, the
지지홀더부는 전자소자(도 9의 20 참조)의 각 변 또는 서로 대향하는 변을 지지할 수 있으며, 전자소자)와 인쇄회로기판(11)이 모두 사각형 형상인 경우, 인쇄회로기판(11)을 기준으로 설명하면, 인쇄회로기판(11)의 각 변에 상응하는 위치에 모두 마련될 수 있다. 또한, 인쇄회로기판(11)과 전자소자(20)의 모서리 부분에 상응하는 위치에 마련될 수도 있다.The support holder portion may support each side of the electronic element (see 20 in FIG. 9) or opposite sides thereof, and when the electronic element and the
이상에서는 본 발명의 일 측면에 따른 전자소자 패키지용 기판(10)의 구조에 대해 설명하였으며, 이하에서는 상기한 전자소자 패키지용 기판을 이용하여 전자소자 패키지를 제조하는 방법에 대해 설명하도록 한다.The structure of the electronic
도 5는 본 발명의 다른 실시예에 따른 전자소자 패키지 제조방법을 나타내는 순서도이고, 도 6 내지 도 9는 본 발명의 다른 실시예에 따른 전자소자 패키지 제조방법의 각 공정을 나타내는 도면이다.5 is a flowchart illustrating a method of manufacturing an electronic device package according to another embodiment of the present invention, and FIGS. 6 to 9 are views illustrating respective processes of the method of manufacturing an electronic device package according to another embodiment of the present invention.
먼저, 상면에 패드, 및 가열 시 상향 돌출되도록 변형되는 지지홀더부가 마련된 인쇄회로기판을 준비한다(S110). 즉, 본 실시예의 경우에는, 도 2를 참조하여 설명한 전자소자 패키지용 기판(10)을 준비한다. 이에 대한 구체적인 설명은 전술한 바와 같으므로, 생략하도록 한다.First, a printed circuit board having a pad and a support holder portion deformed to protrude upward when heated are prepared (S110). That is, in this embodiment, the electronic
다음으로, 솔더를 개재하여, 단부가 지지홀더부에 의해 지지되도록 전자소자를 인쇄회로기판의 상면에 실장한다(S120). 본 실시예의 경우에는 용융성 고정물질(16)보다 낮은 녹는점을 갖는 솔더(22)를 개재하여, 단부가 탄성홀더부(14)에 의해 지지되도록 전자소자(20)를 인쇄회로기판(11)의 상면에 실장하게 된다. 즉, 패드(12)의 상면에 용융성 고정물질(16)보다 낮은 녹는점을 갖는 솔더(22)를 인쇄한 후, 칩 마운터(미도시) 등을 이용하여 하면에 전극(21)이 형성된 전자소자(20)를 그 위에 안착시키는 것이다.Next, the electronic device is mounted on the upper surface of the printed circuit board so that the end portion is supported by the support holder portion through the solder (S120). In the present embodiment, the
이 후, 솔더(22)가 용융되도록 가열한 뒤(S130), 지지홀더부가 상향 돌출되도록 가열한다(S140). 본 실시예의 경우에는, 용융성 고정물질(16)이 용융되도록 가열한다. 솔더(22)가 용융성 고정물질(16)보다 낮은 녹는점을 갖기 때문에, 가열 시 솔더(22)가 먼저 용융되고, 그 후 용융성 고정물질(16)이 용융되는데, 용융성 고정물질(16)이 용융되면, 탄성홀더부(14)의 절곡된 상하면 사이의 거리가 멀어지게 되며, 이로 인해 기 용융된 솔더(22)가 상하 방향으로 연장되어 도 2에 도시된 바와 유사한 형상의 솔더 포스트(도 8의 22a)를 형성하게 된다. 탄성홀더부(14)의 탄성력을 보다 적절히 활용하면, 도 3에 도시된 바와 유사한 형상의 솔더포스트(도 9의 22b)를 형성할 수도 있다.Thereafter, the
이 후, 솔더를 경화시키게 되면(S150), 전자소자(20)와 패드(12) 사이에 접속 거리가 길어진 솔더 포스트(22a, 22b)를 용이하게 형성할 수 있게 되어, 제품의 신뢰성을 향상시킬 수 있게 된다.Thereafter, when the solder is hardened (S150), the
한편, 도시되지는 않았으나, 솔더 포스트(22a, 22b)를 보다 견고하게 지지하고, 외력으로부터 보호하기 위하여, 전자소자(20)와 인쇄회로기판(11) 사이에 언더필 수지를 충전할 수도 있음은 물론이다.Although not shown, the underfill resin may be filled between the
이상의 과정을 거쳐 제조된 전자소자 패키지가 도 8 및 도 9에 도시되어 있다. 본 실시예에 따른 전자소자 패키지는, 상면에 패드(12)가 마련되는 인쇄회로기판(11)의 상면에, 'ㄷ'자 형상으로 절곡되며 절곡된 내측에 용융성 고정물질(16)이 개재되는 탄성홀더부(14)가 마련되며, 전자소자(20)가 탄성홀더부(14)에 그 단부가 지지되어 실장된다. 전자소자(20)는 탄성홀더부(14)에 의해 높이가 조절된 솔더 포스트(22a, 22b)를 통해 패드(12)와 전기적으로 접속된다.An electronic device package manufactured through the above process is illustrated in FIGS. 8 and 9. In the electronic device package according to the present exemplary embodiment, the upper surface of the printed
탄성홀더부(14)는 그 절곡된 부위가 충분한 탄성력을 가질 수 있는 재질, 예를 들면 금속 재질, 보다 구체적으로 베릴륨동(CuBe, copper beryllium) 재질로 이루어져, 절곡된 부위가 충분한 탄성력을 가질 수 있을 뿐만 아니라, 전자소자(20)에서 발생하는 열에 대한 방열기능 역시 충분히 수행할 수 있음은 전술한 바와 같다.The
도 10에는 지지홀더부로서, 중앙 부위에 용융성 고정물질(16')이 개재되는 코일스프링(14')이 적용된 구조가 제시되어 있다. 본 실시예의 코일스프링(14')은 그 중앙 부위에 용융성 고정물질(16')이 마련되며, 이러한 용융성 고정물질(16')에 의해 코일스프링(14')이 압축된 상태로 고정되어 유지된다. 추후 가열 시 용융성 고정물질(16')이 용융되면 복원력에 의해 코일스프링(14')은 상측 방향으로 그 길이가 늘어나게 된다. 그 후 다시 용융성 고정물질(16')이 응고되면, 코일스프링(14')은 길이가 늘어난 상태에서 다시 고정될 수 있게 된다.FIG. 10 shows a structure in which a
본 실시예에 따른 전자소자 패키지용 기판(10')을 이용하여 전자소자 패키지를 제조하는 과정을 간략히 설명하면 다음과 같다.The process of manufacturing an electronic device package using the electronic
먼저, 중앙 부위에 용융성 고정물질(16')이 개재되는 코일스프링(14')과 패드(12)가 상면에 마련된 인쇄회로기판(11)을 준비한다(도 10 참조). 그리고 나서, 용융성 고정물질(16')보다 낮은 녹는점을 갖는 솔더(22)를 개재하여, 단부가 코일스프링(14')에 의해 지지되도록 전자소자(20)를 인쇄회로기판(11)의 상면에 실장한다(도 11 참조).First, a printed
이 후, 솔더(22)가 용융되도록 가열한 뒤, 용융성 고정물질(16')이 용융되도록 가열한다. 솔더(22)가 용융성 고정물질(16')보다 낮은 녹는점을 갖기 때문에, 가열 시 솔더(22)가 먼저 용융되고, 그 후 용융성 고정물질(16')이 용융되는데, 용융성 고정물질(16’)이 용융되면, 복원력에 의해 코일스프링(14')의 길이가 늘어나게 되며, 이로 인해 기 용융된 솔더(22)가 상하 방향으로 연장되어 솔더 포스트(22b)를 형성하게 된다(도 12 참조). 코일스프링(14')의 탄성력을 보다 적절히 활용하여 다양한 형상비를 갖는 솔더 포스트(22b)를 형성할 수도 있음은 물론이다.Thereafter, the
이 후, 솔더를 경화시키면, 전자소자(20)와 패드(12) 사이에 접속 거리가 길어진 솔더 포스트(22b)를 용이하게 형성할 수 있게 되어, 제품의 신뢰성을 향상시킬 수 있게 된다.Thereafter, when the solder is cured, the
이상의 과정을 거쳐 제조된 전자소자 패키지가 도 12에 도시되어 있다. 본 실시예에 따른 전자소자 패키지는, 상면에 패드(12)가 마련되는 인쇄회로기판(11)의 상면에, 중앙 부위에 용융성 고정물질(16')이 개재되는 코일스프링(14')이 마련되며, 전자소자(20)가 코일스프링(14')에 그 단부가 지지되어 실장된다. 전자소자(20)는 코일스프링(14')에 의해 높이가 조절된 솔더 포스트(22b)를 통해 패드(12)와 전기적으로 접속된다.An electronic device package manufactured through the above process is shown in FIG. 12. In the electronic device package according to the present exemplary embodiment, the
도 13에는 지지홀더부로서 바이메탈(bimetal, 14")이 제시되어 있다. 바이메탈(14")은 열팽창률이 상이한 두 장의 얇은 금속판(14a", 14b")이 상하로 적층된 형상을 갖는 것으로서, 열팽창률의 차이로 인하여 가열 또는 냉각 시 상측 또는 하측으로 휘어지게 된다. 본 실시예의 경우 상측에 열팽창률이 낮은 금속(14a")을 위치시키고, 하측에 열팽창률이 높은 금속(14b")을 위치시켜, 가열 시 바이메탈(14")이 상측 방향으로 절곡되도록 하였다.A bimetal 14 "is shown as a support holder in Fig. 13. The bimetal 14" has a shape in which two
본 실시예에 따른 전자소자 패키지용 기판(10")을 이용하여 전자소자 패키지를 제조하는 과정을 간략히 설명하면 다음과 같다.A process of manufacturing an electronic device package using the electronic
먼저, 바이메탈(14")이 상면에 마련된 인쇄회로기판(11)을 준비한다(도 13 참조). 그리고 나서, 단부가 바이메탈(14")의 일측에 의해 지지되도록 전자소자(20)를 인쇄회로기판(11)의 상면에 실장한다(도 14 참조).First, a printed
이 후, 솔더(22)가 용융되도록 가열한 뒤, 바이메탈(14")의 일측이 상향 절곡되도록 가열한다. 가열 온도를 적절히 조절하여 바이메탈(14")이 절곡되기에 앞서 솔더(22)가 먼저 용융되도록 하고, 그 후 바이메탈(14")이 절곡되도록 하면, 바이메탈(14")의 변형에 의해 전자소자(20)가 상승하게 되고, 이로 인해 기 용융된 솔더(22)가 상하 방향으로 연장되어 솔더 포스트(22b)를 형성하게 된다(도 15 참조). 바이메탈(14")을 구성하는 금속판들의 종류를 보다 적절히 활용하여 다양한 형상비를 갖는 솔더 포스트를 형성할 수도 있음은 물론이다.Thereafter, the
이 후, 솔더를 응고시키면, 전자소자(20)와 패드(12) 사이에 접속 거리가 길어진 솔더 포스트(22b)를 용이하게 형성할 수 있게 되어, 제품의 신뢰성을 향상시킬 수 있게 된다.After that, solidifying the solder makes it possible to easily form a
이상의 과정을 거쳐 제조된 전자소자 패키지가 도 15에 도시되어 있다. 본 실시예에 따른 전자소자 패키지는, 상면에 패드(12)가 마련되는 인쇄회로기판(11)의 상면에 바이메탈(14")이 마련되며, 전자소자(20)가 바이메탈(14")에 그 단부가 지지되어 실장된다. 전자소자(20)는 바이메탈(14")에 의해 높이가 조절된 솔더 포스트(22b)를 통해 패드(12)와 전기적으로 접속된다.An electronic device package manufactured through the above process is illustrated in FIG. 15. In the electronic device package according to the present embodiment, a bimetal 14 ″ is provided on an upper surface of a printed
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be appreciated that modifications and variations can be made.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.Many embodiments other than the above-described embodiments are within the scope of the claims of the present invention.
도 1은 종래기술에 따른 플립칩 본딩 구조를 나타내는 단면도.1 is a cross-sectional view showing a flip chip bonding structure according to the prior art.
도 2 및 도 3은 솔더 포스트를 통한 플립칩 본딩 구조를 나타내는 단면도.2 and 3 are cross-sectional views illustrating flip chip bonding structures through solder posts.
도 4는 본 발명의 일 실시예에 따른 전자소자 패키지용 기판을 나타내는 단면도.Figure 4 is a cross-sectional view showing a substrate for an electronic device package according to an embodiment of the present invention.
도 5는 본 발명의 다른 실시예에 따른 전자소자 패키지 제조방법을 나타내는 순서도.5 is a flow chart showing a method of manufacturing an electronic device package according to another embodiment of the present invention.
도 6 내지 도 9는 본 발명의 다른 실시예에 따른 전자소자 패키지 제조방법의 각 공정을 나타내는 도면.6 to 9 are views showing each step of the manufacturing method of the electronic device package according to another embodiment of the present invention.
도 10은 본 발명의 또 다른 실시예에 따른 전자소자 패키지를 나타내는 평면도.10 is a plan view showing an electronic device package according to another embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10. 10', 10" 전자소자 패키지용 기판10. 10 ', 10 "electronic package
11: 인쇄회로기판 12: 패드11: printed circuit board 12: pad
14: 탄성홀더부 14': 코일스프링14: elastic holder 14 ': coil spring
14" : 바이메탈 16, 16': 용융성 고정물질14 ":
20: 전자소자 22: 솔더20: electronic device 22: solder
22a, 22b: 솔더 포스트22a, 22b: solder post
Claims (22)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090069587A KR101104819B1 (en) | 2009-07-29 | 2009-07-29 | Board for electronic device package, electronic device package and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090069587A KR101104819B1 (en) | 2009-07-29 | 2009-07-29 | Board for electronic device package, electronic device package and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110012046A KR20110012046A (en) | 2011-02-09 |
KR101104819B1 true KR101104819B1 (en) | 2012-01-16 |
Family
ID=43772019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090069587A Expired - Fee Related KR101104819B1 (en) | 2009-07-29 | 2009-07-29 | Board for electronic device package, electronic device package and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101104819B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101540363B1 (en) * | 2013-12-10 | 2015-11-20 | 한국생산기술연구원 | Method of Forming Solder Bump |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62160735A (en) * | 1986-01-09 | 1987-07-16 | Fuji Electric Co Ltd | Bonding method for flip-chip devices |
JPH10107173A (en) * | 1996-10-02 | 1998-04-24 | Hitachi Ltd | Semiconductor package |
-
2009
- 2009-07-29 KR KR1020090069587A patent/KR101104819B1/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62160735A (en) * | 1986-01-09 | 1987-07-16 | Fuji Electric Co Ltd | Bonding method for flip-chip devices |
JPH10107173A (en) * | 1996-10-02 | 1998-04-24 | Hitachi Ltd | Semiconductor package |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101540363B1 (en) * | 2013-12-10 | 2015-11-20 | 한국생산기술연구원 | Method of Forming Solder Bump |
Also Published As
Publication number | Publication date |
---|---|
KR20110012046A (en) | 2011-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7851906B2 (en) | Flexible circuit electronic package with standoffs | |
US7091064B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
US7911068B2 (en) | Component and method for producing a component | |
JP2001326236A (en) | Manufacturing method of semiconductor device | |
US6851598B2 (en) | Electronic component with a semiconductor chip and method for producing the electronic component | |
US20050142691A1 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
CN110678975A (en) | Apparatus and mechanism for reducing warpage and increasing surface mount technology yield in high performance integrated circuit packages | |
JP4154397B2 (en) | Electronic device, standoff member, and method of manufacturing electronic device | |
JP2006013080A (en) | Semiconductor module and manufacturing method thereof | |
US10964627B2 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
KR101104819B1 (en) | Board for electronic device package, electronic device package and manufacturing method thereof | |
JP3460559B2 (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
US7888790B2 (en) | Bare die package with displacement constraint | |
KR20140095406A (en) | Resin encapsulating method of flip chip parts | |
JP4191204B2 (en) | Semiconductor device and manufacturing method thereof | |
US20050196907A1 (en) | Underfill system for die-over-die arrangements | |
JP4757880B2 (en) | Method for manufacturing electronic component, method for manufacturing heat conductive member, and method for mounting heat conductive member for electronic component | |
KR20150055438A (en) | Printed circuit board, semiconductor package having the same and method for manufacturing the same | |
JP4398223B2 (en) | Semiconductor device | |
US20100053923A1 (en) | Semiconductor device and circuit board assembly | |
KR100922372B1 (en) | Semiconductor Package Manufacturing Method | |
KR100746362B1 (en) | Package-on Package Substrate and Manufacturing Method Thereof | |
JP2007214332A (en) | Semiconductor mounting module and method of manufacturing the semiconductor mounting module | |
KR100739440B1 (en) | Semiconductor chip package with base film | |
JPH04360561A (en) | Semiconductor package and its formation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20090729 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110124 Patent event code: PE09021S01D |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20111223 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20120104 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20120105 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20150105 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20150105 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160204 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20160204 Start annual number: 5 End annual number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161227 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20161227 Start annual number: 6 End annual number: 6 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20191015 |