[go: up one dir, main page]

JPH04330746A - Manufacture of two-layer tab - Google Patents

Manufacture of two-layer tab

Info

Publication number
JPH04330746A
JPH04330746A JP1830891A JP1830891A JPH04330746A JP H04330746 A JPH04330746 A JP H04330746A JP 1830891 A JP1830891 A JP 1830891A JP 1830891 A JP1830891 A JP 1830891A JP H04330746 A JPH04330746 A JP H04330746A
Authority
JP
Japan
Prior art keywords
layer
substrate
resist
pattern
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1830891A
Other languages
Japanese (ja)
Inventor
Akio Takatsu
明郎 高津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP1830891A priority Critical patent/JPH04330746A/en
Publication of JPH04330746A publication Critical patent/JPH04330746A/en
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE:To enhance the production yield of the title two-layer TAB without lowering its production efficiency by a method wherein a prescribed similar via hole which is worked to be the same as the via hole of the two-layer TAB is made in a prescribed position outside the region of a prescribed two-layer TAB pattern. CONSTITUTION:A photomask which is provided with a desired lead pattern and desired land patterns 15 is executed to a resist layer formed on a surface metal layer; an exposure operation is performed; after that, a developing operation is performed; and a resist pattern is formed on the metal layer. A photomask which is provided with via-hole patterns 16 and pseudo-via-hole patterns 17 is executed to a resist layer formed on a rearsurface resin; an exposure operation is performed; and after that, a developing operation is performed; a resist pattern is formed. By this operation, the resist pattern which has revealed the resin only in prescribed parts in which via holes and pseudo-via holes are to be formed can be formed on the rear surface of a substrate.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は電子部品に実装される2
層TABの製造方法に関し、更に詳しくは基体上面に金
属による所定のリードが形成し、基体下面にグラウンド
用の金属層を形成し、更に基体上面に形成したリードの
一部と基体下面に形成したグラウンド用の金属層とを該
絶縁性樹脂基体に形成したビアホールにより電気的に導
通させた構造を有する2層TABを製造する方法に関す
るものである。
[Industrial Application Field] The present invention is implemented in electronic components2.
Regarding the manufacturing method of the layer TAB, in more detail, a predetermined metal lead is formed on the top surface of the base, a metal layer for grounding is formed on the bottom surface of the base, and further a part of the lead formed on the top surface of the base and a metal layer is formed on the bottom surface of the base. The present invention relates to a method for manufacturing a two-layer TAB having a structure in which a metal layer for grounding is electrically connected to a grounding metal layer through a via hole formed in the insulating resin substrate.

【0002】0002

【従来の技術】近年、エレクトロニクス産業界において
は低価格、高信頼度を有する多機能装置の開発が急速に
進められており、これによる高機能、高密度素子の出現
に伴って高信頼性、多機能を有し、かつ軽量、薄型の小
型デバイスに対する要求が高まってきている。これに従
って、新しい素子実装技術の開発が日増しに重要さを加
えており、特にICパッケージにおける小型化と多様化
が重要な課題として開発が進められている。このような
素子実装技術の進歩に伴って、小型ICパッケージにお
ける多ピン化の要求に応え得るような微細なピン間隔が
望まれている。
[Background Art] In recent years, the electronics industry has been rapidly developing multifunctional devices with low cost and high reliability. There is an increasing demand for small devices that have multiple functions, are lightweight, and thin. Accordingly, the development of new element packaging technology is becoming more and more important day by day, and in particular, miniaturization and diversification of IC packages are being developed as important issues. With the progress of such element mounting technology, there is a demand for finer pin spacing that can meet the demand for increased pin counts in small IC packages.

【0003】TABはテープ状に形成されたポリイミド
樹脂フィルム等の電気絶縁性を有する合成樹脂基板上に
多数のボンディング用金属細密リードパターンを施した
ものであり、その特徴としては、テストパッドを有して
いるので、ボンディング後にボンディング不良やチップ
不良を基板実装前に発見でき、またワイヤーボンディン
グに比しICパッドの大きさが小さくてよく、一層の多
ピン化が可能であるなどその利点が多い。
[0003] TAB is a tape-shaped synthetic resin substrate with electrical insulation properties such as a polyimide resin film, on which a large number of fine metal lead patterns for bonding are formed. Because of this, bonding defects and chip defects can be detected after bonding before mounting on the board, and compared to wire bonding, the size of the IC pad can be smaller, making it possible to increase the number of pins. .

【0004】現在、TABの主流は樹脂フィルムに接着
剤を用いて銅箔を張り合せた構造を有する3層TABで
あるが、樹脂フィルムの有する高耐熱性、高絶縁性等の
優れた特性が中間層として使用する接着剤の影響によっ
て制限され、これらの特性を充分に発揮させることが出
来ないのが実情である。これに対して2層TABは、樹
脂フィルム表面に接着剤によらずに、スパッタ法、真空
蒸着法、めっき法等によって直接金属層を形成するので
、接着剤の使用による性能低下を回避し得る利点を有し
ており、それ故その将来性が期待されている。
[0004]Currently, the mainstream TAB is a three-layer TAB, which has a structure in which a resin film is laminated with copper foil using an adhesive. The reality is that these properties cannot be fully demonstrated due to the influence of the adhesive used as the intermediate layer. On the other hand, with two-layer TAB, a metal layer is directly formed on the surface of the resin film by sputtering, vacuum deposition, plating, etc. without using an adhesive, so it is possible to avoid performance deterioration due to the use of adhesive. It has advantages and therefore its future potential is expected.

【0005】この2層TABは、前述したように樹脂フ
ィルム上にスパッタ法、真空蒸着法の如き乾式表面処理
法、または無電解めっき法の如き湿式表面処理法を用い
て金属層を形成させたものを出発基体として用い、レジ
ストパターニング技術、電気めっき技術、樹脂溶解技術
の組み合わせによって製造されるものである。このよう
にして製造された2層TABは、前述したように従来か
ら一般的に行なわれている3層TABに比べて高い性能
を有することが確認されているが、近年における素子実
装密度の一層の高度化や処理速度の一層の高速化により
、更にクロストークによる誤動作の防止やインピーダン
スマッチングなどの機能を具えた2層TABの出現が望
まれている。
[0005] As described above, this two-layer TAB is produced by forming a metal layer on a resin film using a dry surface treatment method such as a sputtering method or a vacuum evaporation method, or a wet surface treatment method such as an electroless plating method. It is manufactured using a combination of resist patterning technology, electroplating technology, and resin melting technology, using a material as a starting substrate. As mentioned above, it has been confirmed that the two-layer TAB manufactured in this way has higher performance than the conventional three-layer TAB, but in recent years the device packaging density has increased. With the advancement of technology and further increase in processing speed, there is a desire for a two-layer TAB with functions such as prevention of malfunctions due to crosstalk and impedance matching.

【0006】これらの諸機能を付加した2層TABとし
ては、リードの形成面と反対側の面にグラウンド用の金
属層を形成し、樹脂基体にビアホールを穿ってこのビア
ホールを介してリードの一部とグラウンド用金属層を電
気的に導通させた構造を有する2層TABが提案されて
いる。
[0006] As a two-layer TAB with these functions added, a metal layer for grounding is formed on the surface opposite to the surface on which the leads are formed, via holes are bored in the resin base, and the leads are connected through the via holes. A two-layer TAB has been proposed that has a structure in which the ground metal layer and the ground metal layer are electrically connected.

【0007】上記提案による2層TABの製造方法の概
略を示すと次の如くである。即ち、先ずボリイミド等の
絶縁性樹脂基体上に銅等の金属層を接着剤を用いること
なく形成する。次に基体両面にそれぞれ感光性レジスト
層を形成し、基体上面にはリード形成用のレジストパタ
ーンを、基体下面にはビアホール形成用のレジストパタ
ーンを形成する。リードの形成には、予め基体上に形成
した金属層の厚みによって、アディティブ法またはサブ
トラクティブ法の何れかが採用される。
The outline of the method for manufacturing the two-layer TAB proposed above is as follows. That is, first, a metal layer such as copper is formed on an insulating resin substrate such as polyimide without using an adhesive. Next, photosensitive resist layers are formed on both sides of the substrate, and a resist pattern for forming leads is formed on the upper surface of the substrate, and a resist pattern for forming via holes is formed on the lower surface of the substrate. For forming the leads, either an additive method or a subtractive method is employed depending on the thickness of the metal layer previously formed on the base.

【0008】またビアホールの形成は、基体におけるリ
ード形成面と反対面に形成したレジストパターンに従っ
て露出した絶縁性樹脂を溶解して形成する。この絶縁性
樹脂の溶解には、用いられる樹脂について溶解可能な溶
液を使用する湿式法によるほか、エキシマレーザーの照
射による光学法も可能である。しかる後に基体下面全体
に亘り金属層を形成し、この操作によりさきに形成した
ビアホールの側面をメタライズして基体上面のリードと
後に形成する基体下面のグラウンド金属層の導通を図る
ことができる。この金属層の形成には前述の乾式金属形
成法あるいは湿式金属形成法の何れかを適用することが
できる。
The via holes are formed by melting the exposed insulating resin according to a resist pattern formed on the surface of the base body opposite to the surface on which the leads are formed. The insulating resin can be melted by a wet method using a solution capable of dissolving the resin used, or by an optical method using excimer laser irradiation. After that, a metal layer is formed over the entire bottom surface of the substrate, and by this operation, the side surface of the previously formed via hole can be metalized to establish electrical conduction between the lead on the top surface of the substrate and the ground metal layer on the bottom surface of the substrate, which will be formed later. Either the dry metal forming method or the wet metal forming method described above can be applied to form this metal layer.

【0009】更に基体下面にレジスト層を形成するか、
基体下面における金属層の形成後、直ちに電気めっき等
によりめっき金属層を形成してからレジスト層の形成を
行なう。続いてデバイスホール、OLBホール、スプロ
ケットホール、ツーリングホール等の所定のホールパタ
ーンを有するフォトマスクを基体下面に施して露光、現
像を行ない、所定のレジストパターンを形成する。また
基体下面に金属層を形成した後、直ちにレジスト層を形
成した場合にはアディティブ法により、また基体下面に
金属層を形成した後めっき金属層を積層した場合にはサ
ブトラクティブ法によって所望のパターンのグラウンド
用金属層を形成することができる。
[0009] Furthermore, a resist layer is formed on the lower surface of the substrate, or
Immediately after forming the metal layer on the lower surface of the substrate, a plated metal layer is formed by electroplating or the like, and then a resist layer is formed. Subsequently, a photomask having a predetermined hole pattern such as device holes, OLB holes, sprocket holes, tooling holes, etc. is applied to the lower surface of the substrate, and exposure and development are performed to form a predetermined resist pattern. In addition, if a resist layer is formed immediately after forming a metal layer on the bottom surface of the substrate, the desired pattern can be formed using the additive method, or if a plating metal layer is laminated after forming the metal layer on the bottom surface of the substrate, the desired pattern can be formed using the subtractive method. A grounding metal layer can be formed.

【0010】0010

【発明が解決しようとする課題】しかしながら、上記し
たグラウンド金属層を有し、更にビアホールによってリ
ードとグラウンド金属層を導通した2層TABの製造で
は、絶縁性樹脂の溶解によるビアホールの形成を確実に
行なうことが重要であるが、上記湿式法による場合には
絶縁性樹脂を溶解するための溶解液の履歴によって、該
樹脂の溶解時間が変動したり、形成するビアホールの個
数が多いときには部分的に未溶解のホールが発生するな
どして、ビアホールが完全に導通孔を形成しないまま加
工されて、結果的にリードとグラウンド金属層との導通
がなされないなどの問題があった。
[Problems to be Solved by the Invention] However, in manufacturing a two-layer TAB that has the above-mentioned ground metal layer and further conducts the lead and the ground metal layer through a via hole, it is difficult to ensure that the via hole is formed by melting the insulating resin. However, when using the wet method described above, the dissolution time of the resin may vary depending on the history of the solution used to dissolve the insulating resin, and when a large number of via holes are to be formed, the dissolution time may vary depending on the history of the solution used to dissolve the insulating resin. There is a problem in that the via hole is processed without completely forming a conductive hole due to the generation of undissolved holes, and as a result, there is no conduction between the lead and the ground metal layer.

【0011】上記した問題を回避するには絶縁性樹脂を
溶解した後に、所定の各ビアホールが完全な形状で形成
されているかを確認するために目視による検査を行なえ
ばよいが、通常ビアホールの大きさは数十〜数百μm程
度の極く微細なものであるので、顕微鏡等を用いて全数
検査を行なうことは製造歩留まりの向上にはなるものの
生産効率を著しく低下させるので有効な手段とは云い難
い。そこで、生産効率を低下させることなく製造歩留ま
りを向上させることができるような新たな製造方法の開
発が望まれている。
[0011] To avoid the above-mentioned problems, after melting the insulating resin, a visual inspection can be performed to confirm whether each prescribed via hole is formed in a perfect shape. Since the particles are extremely minute, measuring tens to hundreds of μm, 100% inspection using a microscope, etc. may improve manufacturing yield, but it will significantly reduce production efficiency, so it is not an effective method. Hard to say. Therefore, it is desired to develop a new manufacturing method that can improve manufacturing yield without reducing production efficiency.

【0012】0012

【課題を解決するための手段】本発明は上記の要望に添
うべく行なわれたものであって、絶縁性樹脂基体の片面
または両面に接着剤を用いることなく金属層を形成した
ものを基体とし、該基体を出発材料として、基体上面に
金属による所定のリードを形成し、基体の下面にグラウ
ンド用の金属層を形成し、更に基体上面に形成されたリ
ードの一部と基体下面に形成されたグラウンド用の金属
層とを該絶縁性樹脂基体に形成したビアホールにより電
気的に導通させた構造を有する2層TABの製造を行な
うに際して、所定の2層TABパターンの領域外の所定
の位置に、前記2層TABのビアホールと同等に加工さ
れる所定の類似ビアホールを設けることを特徴とする2
層TABの製造方法である。
[Means for Solving the Problems] The present invention has been carried out to meet the above-mentioned needs, and uses an insulating resin base on which a metal layer is formed on one or both sides of the base without using an adhesive. Using the base as a starting material, predetermined metal leads are formed on the top surface of the base, a metal layer for grounding is formed on the bottom surface of the base, and a part of the leads formed on the top surface of the base and a metal layer are formed on the bottom surface of the base. When manufacturing a two-layer TAB having a structure in which a metal layer for grounding is electrically connected to the grounding metal layer through a via hole formed in the insulating resin base, a metal layer for grounding is placed at a predetermined position outside the area of a predetermined two-layer TAB pattern. , characterized in that a predetermined similar via hole is provided which is processed to be equivalent to the via hole of the two-layer TAB.
This is a method for manufacturing layer TAB.

【0013】即ち、本発明は上記のように、所望のTA
Bパターンの領域外に所定のホール(以下疑似ビアホー
ルという)を形成し、この疑似ビアホールを検査するこ
とによって絶縁性樹脂の溶解の程度等を把握し、2層T
ABにおいて本来形成すべきビアホールが絶縁性樹脂の
溶解によって順調に完全に行なわれたかを確認するもの
であって、これによって2層TABの製造を効率的に、
また歩留まりよく行なうことができる。
That is, as described above, the present invention provides the desired TA
A predetermined hole (hereinafter referred to as a pseudo-via hole) is formed outside the area of the B pattern, and by inspecting this pseudo-via hole, the degree of dissolution of the insulating resin is ascertained, and the two-layer T
This is to confirm whether the via holes that should originally be formed in the AB have been smoothly and completely formed by melting the insulating resin, and this makes the production of the two-layer TAB more efficient.
Moreover, it can be carried out with high yield.

【0014】[0014]

【作用】次に本発明による2層TABの製造方法につい
ての詳細およびその作用について図面に基づいて説明す
る。
[Function] Next, details of the method for manufacturing a two-layer TAB according to the present invention and its function will be explained based on the drawings.

【0015】図1は本発明により製造される2層TAB
の一例を示すものの外観を示す部分平面図である。図2
は本発明により2層TABを製造する場合の加工工程の
概略を順を追って図示した説明図であり、図1における
X−Y断面に相当する部分の断面図である。図3は本発
明による2層TABの製造方法において基体上面に施さ
れるリードパターンマスクの一例を示すものである。図
4は本発明による2層TABの製造方法において基体下
面に施されるビアホールパターンおよび疑似ビアホール
パターンマスクの一例を示すものである。図5および図
6は本発明による2層TABの製造方法において基体下
面にデバイスホール、OLBホール、スプロケットホー
ルおよびツーリングホールを施すためのフォトマスクの
一例を示すものである。
FIG. 1 shows a two-layer TAB manufactured according to the present invention.
FIG. 3 is a partial plan view showing the appearance of an example of the device. Figure 2
2A and 2B are explanatory diagrams sequentially illustrating the outline of the processing steps when manufacturing a two-layer TAB according to the present invention, and are sectional views of a portion corresponding to the X-Y cross section in FIG. 1. FIG. FIG. 3 shows an example of a lead pattern mask applied to the upper surface of the substrate in the method for manufacturing a two-layer TAB according to the present invention. FIG. 4 shows an example of a via hole pattern and a pseudo via hole pattern mask applied to the lower surface of a substrate in the method for manufacturing a two-layer TAB according to the present invention. 5 and 6 show an example of a photomask for forming device holes, OLB holes, sprocket holes, and tooling holes on the lower surface of a substrate in the method for manufacturing a two-layer TAB according to the present invention.

【0016】図2において、1は基体上面に常法により
形成されたリード、2は基体下面に形成されたレジスト
層、3はポリイミド樹脂基体である。
In FIG. 2, 1 is a lead formed on the upper surface of the substrate by a conventional method, 2 is a resist layer formed on the lower surface of the substrate, and 3 is a polyimide resin substrate.

【0017】ここで云う常法によるリード形成にはアデ
ィティブ法またはサブトラクティブ法の2つの方法があ
る。アディティブ法による場合は基体3の上面に形成さ
れた下地金属層(図示せず)上に所望の厚みのレジスト
層(図示せず)を形成後、リードパターンを有するフォ
トマスクを施して露光、現像して得られるレジストパタ
ーンに従って露出した下地金属層上に電気めっきにより
金属めっき層を積層させ、レジストパターンによるレジ
ストとその下にある下地金属層を溶解除去して各リード
を電気的に独立した状態に形成するものである。
[0017] There are two methods for forming leads by the conventional method, an additive method and a subtractive method. In the case of using the additive method, a resist layer (not shown) with a desired thickness is formed on the base metal layer (not shown) formed on the upper surface of the substrate 3, and then exposed and developed using a photomask having a lead pattern. A metal plating layer is deposited by electroplating on the exposed base metal layer according to the resist pattern obtained by the process, and the resist formed by the resist pattern and the base metal layer underneath are dissolved and removed to make each lead electrically independent. It is to be formed.

【0018】また、サブトラクティブ法による場合には
基体3の上面に予め所望の厚みの金属層を形成させた後
、該金属層上にレジスト層を形成し、リードパターンを
有するフォトマスクを施して露光、現像して得られるリ
ードパターンに従って露出した金属層を溶解除去してリ
ードを形成し、しかる後リード上に残留するレジストを
除去する方法である。
In the case of using the subtractive method, a metal layer with a desired thickness is formed on the upper surface of the substrate 3 in advance, a resist layer is formed on the metal layer, and a photomask having a lead pattern is applied. In this method, leads are formed by dissolving and removing the exposed metal layer according to a lead pattern obtained by exposure and development, and then the resist remaining on the leads is removed.

【0019】4は基体下面に形成したレジスト層2に図
4に示した如きビアホールパターンおよび疑似ビアホー
ルパターンを有するフォトマスクを施して露光、現像し
て得られたレジストパターンである。5は基体下面に形
成したレジストパターン4により露出したポリイミド樹
脂基体3の露出部分を溶解除去して形成したビアホール
、また6は上記と同様な手順で形成した疑似ビアホール
である。
4 is a resist pattern obtained by applying a photomask having a via hole pattern and a pseudo via hole pattern as shown in FIG. 4 to the resist layer 2 formed on the lower surface of the substrate, exposing and developing the photomask. 5 is a via hole formed by dissolving and removing the exposed portion of the polyimide resin substrate 3 exposed by the resist pattern 4 formed on the lower surface of the substrate, and 6 is a pseudo via hole formed by the same procedure as above.

【0020】7は基体下面のレジストパターン4を除去
した後、下面全体に亘り形成した金属薄膜層、8は金属
薄膜層7上に形成したレジスト層である。9はレジスト
層8に図5または図6に示したフォトマスクを施して露
光、現像により形成したレジストパターン、10はレジ
ストパターン9の形成により露出した金属薄膜層7上に
形成した金属めっき層である。
7 is a metal thin film layer formed over the entire bottom surface after removing the resist pattern 4 on the bottom surface of the substrate, and 8 is a resist layer formed on the metal thin film layer 7. 9 is a resist pattern formed by exposing and developing the photomask shown in FIG. 5 or 6 on the resist layer 8; 10 is a metal plating layer formed on the metal thin film layer 7 exposed by forming the resist pattern 9; be.

【0021】11は基体下面のレジストパターン9とそ
の下の金属薄膜層7を溶解除去して形成したグラウンド
金属層である。12、13および14はそれぞれグラウ
ンド金属層の形成により露出したポリイミド樹脂基体3
の露出部を溶解除去して形成したデバイスホール、OL
Bホール、スプロケットホールである。
Reference numeral 11 denotes a ground metal layer formed by dissolving and removing the resist pattern 9 on the lower surface of the substrate and the metal thin film layer 7 thereunder. 12, 13 and 14 are polyimide resin bases 3 exposed by forming the ground metal layer, respectively.
A device hole formed by dissolving and removing the exposed part of OL
The B hole is the sprocket hole.

【0022】図3における15は疑似ビアホールに対応
するランドパターンである。図4における16は基体上
面に形成されるリードに対応するように設けられたビア
ホールパターン、17は同じく基体上面に形成されるラ
ンドに対応する疑似ビアホールパターンである。
15 in FIG. 3 is a land pattern corresponding to a pseudo via hole. In FIG. 4, reference numeral 16 indicates a via hole pattern provided to correspond to a lead formed on the upper surface of the substrate, and reference numeral 17 indicates a pseudo via hole pattern corresponding to a land formed on the upper surface of the substrate.

【0023】次に本発明の2層TABの製造方法につい
て図示するものに基づき説明する。
Next, a method for manufacturing a two-layer TAB according to the present invention will be explained based on the drawings.

【0024】本発明においては基本的にポリイミド樹脂
の片面または両面に金属層を接着剤なしで被着形成させ
たテープ状フィルムが基体3として使用される。
[0024] In the present invention, basically a tape-shaped film is used as the substrate 3, which is a polyimide resin with a metal layer adhered to one or both sides without an adhesive.

【0025】以下にポリイミド樹脂の片面に金属層を被
着した基体について説明を行なうが両面に金属層を被着
した基体については片面のものと大きな手順上の差異が
ないので詳細な説明を省略する。
[0025] Below, a description will be given of a base made of polyimide resin with a metal layer coated on one side, but a detailed explanation of the base with metal layers coated on both sides will be omitted since there is no major difference in procedure from one side. do.

【0026】ポリイミド樹脂基体3の上面に形成する金
属層は該基体表面にスパッタ法、真空蒸着法、または無
電解めっき法によるか、或いはこれらの方法を組み合わ
せて金属層を形成させるか、これらの方法に更に電解め
っき法を組み合わせてもよく要はポリイミド基体に接着
剤を施すことなく直接的に金属層を形成せしめる方法な
らば何れの方法によるものも採用することができる。
The metal layer to be formed on the upper surface of the polyimide resin substrate 3 may be formed on the surface of the substrate by sputtering, vacuum evaporation, or electroless plating, or by a combination of these methods. The method may be further combined with an electrolytic plating method, and in short, any method can be employed as long as it forms a metal layer directly on the polyimide substrate without applying an adhesive.

【0027】また、基体3上に形成する金属層は電気的
性能およびコスト面から一般には銅が採用されるが基体
3と銅との間にクロム、ニッケル等の薄膜層が存在して
も何等差し支えない。基体上面に形成する金属層の厚み
はリードの形成がセミアディティブ法によって行なわれ
る場合には、リードの形成前に際して行なわれる金属電
気めっき層の形成時におけるめっき前処理に際してのソ
フトエッチングに耐え得る厚みであればよく、特に制限
はないが更に後述するような配線の独立のための上面金
属層の部分的な溶解工程の作業性に鑑みて0.5〜2μ
mの範囲であることが望ましい。
Further, copper is generally used as the metal layer formed on the substrate 3 from the viewpoint of electrical performance and cost, but even if a thin film layer of chromium, nickel, etc. is present between the substrate 3 and the copper, there will be no problem. No problem. If the lead is formed by a semi-additive method, the thickness of the metal layer formed on the top surface of the substrate must be thick enough to withstand soft etching during the plating pre-treatment during the formation of the metal electroplated layer before forming the lead. Although there is no particular limitation, the thickness may be 0.5 to 2μ in view of the workability of the partial melting process of the top metal layer for independent wiring as described later.
The range is preferably m.

【0028】またリード形成がサブトラクティブ法によ
って行なわれる場合には、上面金属層の厚さはレジスト
層が形成される前に所望の配線厚さと同等にしておく必
要がある。従って金属層は前述したスパッタ法等で絶縁
性樹脂基体上面にまず金属薄膜層を形成してから更にそ
の上面に電気めっきにより所定の厚さまでめっき金属層
を被着させて肉盛りするのがよい。通常要求されるリー
ドの厚さは約35μmまでである。
When leads are formed by a subtractive method, the thickness of the upper metal layer must be made equal to the desired wiring thickness before the resist layer is formed. Therefore, it is best to build up the metal layer by first forming a metal thin film layer on the top surface of the insulating resin substrate using the sputtering method described above, and then depositing a plated metal layer on the top surface to a predetermined thickness by electroplating. . Typically required lead thicknesses are up to about 35 μm.

【0029】基体上面に形成するレジスト層の厚みはリ
ードの形成がセミアディティブ法で行なわれる場合には
、リード厚さが35μm以上が要求されていることから
、それ以上の厚さにする必要がある。またリードの形成
がサブトラクティブ法で行なわれる場合には特に厚さの
制限はないが、金属層の溶解に際しての溶解後のパター
ン精度を考慮すると1〜10μm程度とするのが適当で
ある。
The thickness of the resist layer formed on the top surface of the substrate needs to be greater than 35 μm since the lead thickness is required to be 35 μm or more when the leads are formed by a semi-additive method. be. Further, when the lead is formed by a subtractive method, there is no particular restriction on the thickness, but considering the pattern accuracy after melting the metal layer, it is appropriate to set it to about 1 to 10 μm.

【0030】レジストの種類は上記の厚さに塗布し得る
ものであって、且つ上面におけるリードの形成時に行な
われる電気めっきまたは金属層の溶解やめっき液に耐え
得るものであれば市販のもので十分であり、アクリル樹
脂等に感光性の官能基を付与することによって光照射部
分が現像時に未溶解部として残るネガ型レジスト、ノボ
ラック樹脂等に感光性の官能基を付与することによって
光照射部分が現像時に溶解するポジ型レジストがあるが
、何れの型のレジストでも使用可能である。また状態と
しては液状のものでも固形化してドライフィルムとした
ものでもその何れをも使用できる。
[0030] The type of resist may be commercially available as long as it can be applied to the above thickness and can withstand the electroplating or dissolution of the metal layer and plating solution that is carried out when forming leads on the top surface. By adding a photosensitive functional group to an acrylic resin, etc., the light-irradiated area remains as an undissolved area during development, or by adding a photosensitive functional group to a novolak resin, etc., the light-irradiated area can be removed. There is a positive resist in which the resist is dissolved during development, but any type of resist can be used. In addition, either a liquid state or a solidified dry film can be used.

【0031】なお金属層の溶解液としては、一般的には
塩酸、硫酸、硝酸等の酸性溶液、塩化鉄溶液、塩化銅溶
液等の金属塩化物溶液、過酸化アンモニウム溶液等の過
酸化物溶液等が用いられるので、レジストはこれらの溶
液に耐え得るものであればよいということになる。また
ときとして溶解液にアルカリ性溶液が使用されることも
あるが、この場合には耐アルカリ性のレジストが使用さ
れる。
The solution for dissolving the metal layer is generally an acidic solution such as hydrochloric acid, sulfuric acid or nitric acid, a metal chloride solution such as an iron chloride solution or a copper chloride solution, or a peroxide solution such as an ammonium peroxide solution. etc. are used, so the resist only needs to be able to withstand these solutions. In addition, an alkaline solution is sometimes used as the dissolving solution, and in this case, an alkali-resistant resist is used.

【0032】基体下面の樹脂上に形成されるレジスト層
は次工程以降の樹脂の溶解に耐え得るものであれば何で
もよいが、ポリイミド樹脂の溶解には通常強アルカリ性
のものが用いられるので、ゴム系レジストの採用が推奨
される。
The resist layer formed on the resin on the bottom surface of the substrate may be of any material as long as it can withstand the dissolution of the resin in the subsequent steps, but since a strong alkaline material is usually used to dissolve polyimide resin, rubber It is recommended to use a series resist.

【0033】次に上面金属層上に形成したレジスト層に
対して図3に示すような所望のリードパターンおよびラ
ンドパターン15を有するフォトマスクを施して、露光
後現像して、金属層上にレジストパターンを、また下面
樹脂上に形成したレジスト層に対しては図4に示すよう
なビアホールパターン16および疑似ビアホールパター
ン17を有するフォトマスクを施して露光後現像してレ
ジストパターン4を形成する。この操作により基体下面
にはビアホールおよび疑似ビアホールを形成しようとす
る所定部分のみの樹脂を露出させたレジストパターン4
を形成することができる。
Next, a photomask having a desired lead pattern and land pattern 15 as shown in FIG. 3 is applied to the resist layer formed on the upper metal layer, and after exposure, development is performed to form a resist on the metal layer. A resist pattern 4 is formed by applying a photomask having a via hole pattern 16 and a pseudo via hole pattern 17 as shown in FIG. Through this operation, the resist pattern 4 exposes the resin only in the predetermined portions where via holes and pseudo-via holes are to be formed on the lower surface of the substrate.
can be formed.

【0034】ここで云うフォトマスクとはガラスや透光
性のプラスチックフィルムに銀等を含む乳剤やクロム等
の金属を焼き付けたものを云う。
The photomask referred to herein is one in which an emulsion containing silver or the like or a metal such as chromium is baked onto glass or a translucent plastic film.

【0035】露光方法としては、レジスト面とフォトマ
スクを密着させて行なう密着露光法と、レジスト面とフ
ォトマスクを一定の距離を隔てて平行に並べて行なう投
影露光法とがあるが、本発明においては何れの方法を採
用してもよい。
Exposure methods include a contact exposure method in which the resist surface and a photomask are brought into close contact with each other, and a projection exposure method in which the resist surface and the photomask are arranged parallel to each other at a certain distance. Any method may be used.

【0036】基体上面におけるリードの形成はセミアデ
ィティブ法またはサブトラクティブ法を採用して常法に
より行なわれる。
The leads are formed on the upper surface of the substrate by a conventional method using a semi-additive method or a subtractive method.

【0037】リード形成後、基体上面全体に亘って有機
樹脂皮膜(図示せず)を被覆することもある。この有機
樹脂膜による被覆は続くポリイミド樹脂の溶解によって
表面に露出したポリイミド樹脂の保護をする役割を有す
るものであり、これに用いられる有機樹脂としてはゴム
系、エポキシ系、シリコン系等の有機樹脂を使用すれば
よい。
After forming the leads, the entire upper surface of the substrate may be covered with an organic resin film (not shown). The coating with this organic resin film has the role of protecting the polyimide resin exposed on the surface by the subsequent dissolution of the polyimide resin, and organic resins used for this include rubber-based, epoxy-based, and silicon-based organic resins. You can use .

【0038】続いて、基体下面に露出した樹脂部を溶解
して所定のビアホール5および疑似ビアホール6を形成
する。このビアホールパターン17に従って形成される
疑似ビアホール6は2層TAB本来の性能とは無関係な
ので、その形状、大きさに制約はないが、基体下面に形
成したレジストパターン4によって露出したポリイミド
樹脂を溶解する工程後にビアホール5の形成状態を調べ
るものであるから目視によって容易に状態が見極められ
る大きさであることが必要である。そのため疑似ビアホ
ールの大きさは径が100μm以上、好ましくは500
μm以上であることが望ましい。形状に関しては真円、
楕円、正方形、長方形等が考えられる。
Subsequently, the resin portion exposed on the lower surface of the substrate is melted to form predetermined via holes 5 and pseudo via holes 6. The pseudo via hole 6 formed according to this via hole pattern 17 has nothing to do with the original performance of the two-layer TAB, so there are no restrictions on its shape or size, but it dissolves the polyimide resin exposed by the resist pattern 4 formed on the bottom surface of the base. Since the formation state of the via hole 5 is to be checked after the process, it is necessary that the size is such that the state can be easily determined visually. Therefore, the size of the pseudo via hole is 100 μm or more in diameter, preferably 500 μm or more in diameter.
It is desirable that the thickness is μm or more. Regarding the shape, it is a perfect circle,
Possible shapes include ellipses, squares, and rectangles.

【0039】ポリイミド樹脂を化学的に溶解してビアホ
ール5を形成する場合には基体3を溶解液に浸漬してリ
ード1の裏面に達するまで樹脂を溶解して基体3に貫通
孔を形成するわけであるが、溶解液の履歴即ち溶解液中
に溶け込んだ樹脂量の多寡によって貫通孔形成に要する
時間が変動し、また形成するビアホールの個数が多い場
合には基体3における形成場所によって貫通孔形成時間
が異なるなど、ポリイミド樹脂の溶解条件を標準化して
もビアホール形成のための歩留まりが大きく低下する場
合がある。そして現状ではビアホールの形成を確実に行
なわせるためには、形成後のビアホールを目視によりチ
ェックするのが最善策とされていた。
When forming the via hole 5 by chemically dissolving the polyimide resin, the base body 3 is immersed in a solution and the resin is dissolved until it reaches the back surface of the lead 1, thereby forming a through hole in the base body 3. However, the time required to form a through hole varies depending on the history of the solution, that is, the amount of resin dissolved in the solution, and when a large number of via holes are to be formed, the time required to form a through hole varies depending on the location on the base 3. Even if the melting conditions for the polyimide resin are standardized, such as by varying the time, the yield for forming via holes may decrease significantly. Currently, the best way to ensure that via holes are formed is to visually check the via holes after they are formed.

【0040】しかし、2層TABにおいて基体3に多数
形成されるビアホールの径は50〜100μm程度と一
般に小径であるために、チェックには顕微鏡等を使用し
なければならず、これらを一々検査するためには工数が
増加するのみならず、その作業は極めて時間を要するも
のであった。本発明による疑似ビアホール6の形成は上
記したようにビアホール5の形成状況を一々検査する代
りに疑似ビアホール6を検査することによって、容易に
ビアホール5の形成状況を把握することを可能にしたも
のである。
However, since the diameter of many via holes formed in the base 3 in a two-layer TAB is generally small, about 50 to 100 μm, a microscope or the like must be used for checking, and these must be inspected one by one. Not only does this increase the number of man-hours, but the work is extremely time-consuming. The formation of the pseudo via hole 6 according to the present invention makes it possible to easily grasp the formation status of the via hole 5 by inspecting the pseudo via hole 6 instead of inspecting the formation status of the via hole 5 one by one as described above. be.

【0041】ポリイミド樹脂の溶解には抱水ヒドラジン
、水酸化アルカリ等の強アルカリ性溶液を単独もしくは
混合し、更にはメチルアルコール、エチルアルコール、
プロピルアルコール等を混合した溶液で行なう。
To dissolve the polyimide resin, strong alkaline solutions such as hydrazine hydrate and alkali hydroxide are used alone or in combination, and methyl alcohol, ethyl alcohol,
This is done using a solution mixed with propyl alcohol, etc.

【0042】次に基体下面のレジストパターン4を除去
後導電処理方法を用いてビアホール5および疑似ビアホ
ール6の側面を含め基体下面の樹脂露出部をメタライズ
しつつ、基体下面全体に亘って金属薄膜層7を形成する
Next, after removing the resist pattern 4 on the bottom surface of the substrate, the exposed resin portions on the bottom surface of the substrate including the side surfaces of the via holes 5 and pseudo via holes 6 are metalized using a conductive treatment method, and a metal thin film layer is formed over the entire bottom surface of the substrate. form 7.

【0043】金属薄膜層7の形成に当たってはスパッタ
法、真空蒸着法、等の乾式金属被着法、無電解めっき法
等の湿式金属被着法の何れも採用することができる。
In forming the metal thin film layer 7, any of dry metal deposition methods such as sputtering, vacuum evaporation, etc., and wet metal deposition methods such as electroless plating can be employed.

【0044】更に基体下面の金属薄膜層7の上にレジス
ト層8を形成し、図5あるいは図6に示すような各種所
定のホールパターンを有するフォトマスクを施して露光
、現像して所定のレジストパターン9を得る。ここで用
いるフォトマスクは図5にレジスト層8の形成にネガ型
フォトレジストを、図6にポジ型フォトレジストを用い
た場合を例示したが、両図に示したように先に形成した
疑似ビアホールに対応したパターンを設けてもよいしま
た設けなくともよい。
Furthermore, a resist layer 8 is formed on the metal thin film layer 7 on the lower surface of the substrate, and a photomask having various predetermined hole patterns as shown in FIG. 5 or 6 is applied, exposed and developed to form a predetermined resist. Obtain pattern 9. The photomask used here is an example in which a negative photoresist is used to form the resist layer 8 in FIG. 5, and a positive photoresist is used in FIG. A pattern corresponding to the above may or may not be provided.

【0045】上記の如くしてレジストパターン9を形成
することによって生じた金属薄膜層7の露出部分に金属
電気めっき層を積層することによって、基体下面にめっ
き金属層10を形成し、次にレジストパターン9による
レジストを除去し、次いでその下に存在する金属薄膜層
7の露出部分を溶解除去することによって基体下面にグ
ラウンド金属層11を有する2層TABを得ることがで
きる。
A plated metal layer 10 is formed on the lower surface of the substrate by laminating a metal electroplating layer on the exposed portion of the metal thin film layer 7 created by forming the resist pattern 9 as described above. By removing the resist formed by the pattern 9 and then dissolving and removing the exposed portion of the metal thin film layer 7 existing thereunder, a two-layer TAB having the ground metal layer 11 on the lower surface of the substrate can be obtained.

【0046】またグラウンド金属層11の形成をサブト
ラクティブ法によって行なう場合には、先ず金属薄膜層
7上に電気めっきによってめっき金属層を形成した後に
、その上にレジスト層を形成し、露光および現像を行な
いレジストパターンを形成した後に露出しためっき金属
層の露出部分およびその下に存在する金属薄膜層7を溶
解することにより基体下面にグラウンド層を有する2層
TABが得られる。
When the ground metal layer 11 is formed by a subtractive method, a plated metal layer is first formed on the metal thin film layer 7 by electroplating, and then a resist layer is formed thereon, and exposed and developed. After forming a resist pattern, the exposed portion of the plated metal layer and the underlying metal thin film layer 7 are dissolved to obtain a two-layer TAB having a ground layer on the lower surface of the substrate.

【0047】なお、この工程において使用されるレジス
トは先に基体上面において使用したものと同様のものを
使用してよい。またレジストパターンの形成のための露
光および現像の手順も先に行なわれたレジストパターン
形成の場合の手順に準じて行なえばよい。最後に基体下
面に露出した樹脂部を溶解してデバイスホール12、O
LBホール13、スプロケットホール14、ツーリング
ホール(図示せず)を形成して、上面の所定のリードと
下面のグラウンド金属層がビアホールにより電気的に導
通された2層TABを得ることができる。
Note that the resist used in this step may be the same as that used previously on the upper surface of the substrate. Further, the exposure and development procedures for forming the resist pattern may be performed in accordance with the procedure for forming the resist pattern previously performed. Finally, the resin part exposed on the bottom surface of the base is melted and the device holes 12 and O
By forming the LB hole 13, sprocket hole 14, and tooling hole (not shown), it is possible to obtain a two-layer TAB in which a predetermined lead on the upper surface and a ground metal layer on the lower surface are electrically connected through the via hole.

【0048】[0048]

【実施例】次に本発明の実施例について述べる。[Example] Next, an example of the present invention will be described.

【0049】実施例1 15cm×15cmの大きさのポリイミド樹脂フィルム
状基体(東レ・デュポン社製、カプトン200H、厚さ
50μm)の上面に対し、硫酸銅10g/l、EDTA
60g/l、ホルマリン6ml/l、ジピリジル30m
g/l、ポリエチレングリコール0.5g/lの組成を
有する無電解銅めっき液を用いてpH12.5として7
0℃で10分間の浸漬処理を行ない、銅の無電解めっき
被覆を形成した後、更に硫酸銅100g/l、硫酸18
0g/l、の組成を有する電気銅めっき液を用いて電流
密度2A/dm2で電解を行ない上面に厚さ1μmの銅
による下地金属層を形成させた。
Example 1 Copper sulfate 10 g/l and EDTA were applied to the upper surface of a polyimide resin film substrate (manufactured by DuPont-Toray, Kapton 200H, thickness 50 μm) with a size of 15 cm x 15 cm.
60g/l, formalin 6ml/l, dipyridyl 30m
7 with pH 12.5 using an electroless copper plating solution having a composition of 0.5 g/l and 0.5 g/l of polyethylene glycol.
After immersion treatment at 0°C for 10 minutes to form an electroless copper coating, copper sulfate 100 g/l and sulfuric acid 18
Electrolysis was carried out at a current density of 2 A/dm 2 using an electrolytic copper plating solution having a composition of 0 g/l to form a base metal layer of copper with a thickness of 1 μm on the upper surface.

【0050】次に基体上面に、PMER・HC600(
東京応化社製、ネガ型フォトレジスト)を約40μmの
厚さに、また基体下面にFSR(富士薬品社製、ネガ型
フォトレジスト)をバーコーターを用いて塗布し、それ
ぞれ70℃で30分間乾燥処理した後、上面のレジスト
層には70mm×70mmの大きさで、インナーリード
ピッチ160μm、リード巾80μm、リード数244
本、両端に各8個のスプロケットホール、四隅に各1個
のツーリングホールを有するTABパターンを図3のフ
ォトマスクパターンに準じて配列したガラス製のフォト
マスクをレジスト面に密着させて900mJの紫外線を
照射した。
Next, PMER・HC600 (
Apply FSR (manufactured by Tokyo Ohka Co., Ltd., negative photoresist) to a thickness of approximately 40 μm and FSR (manufactured by Fuji Pharmaceutical Co., Ltd., negative photoresist) to the bottom surface of the substrate using a bar coater, and dry at 70°C for 30 minutes. After processing, the upper resist layer has a size of 70 mm x 70 mm, an inner lead pitch of 160 μm, a lead width of 80 μm, and a number of leads of 244.
A glass photomask in which a TAB pattern with eight sprocket holes at each end and one tooling hole at each corner was arranged according to the photomask pattern in Figure 3 was placed in close contact with the resist surface and exposed to 900 mJ of ultraviolet rays. was irradiated.

【0051】下面のレジスト層には上面のTABパター
ンに対応したビアホール122個を有し、更に上記ラン
ドパターンに対応した直径800μmの疑似ビアホール
パターン3個を有するフォトマスクを密着させて100
mJの紫外線を照射して露光を行なった。なお紫外線の
照射は超高圧水銀灯(オーク製作所社製)を使用した。 次に上面のレジスト層をPMER現像液(東京応化社製
)を用いて25℃で7分間現像して所定のリードパター
ンを得た後110℃で30分間乾燥処理を行なった。 続いて上面の露出した下地銅層上に前述の電気銅めっき
液を用いて電流密度2A/dm2で50分間電解を行な
い、厚さ約35μmの銅によるリード前形体を形成した
A photomask having 122 via holes corresponding to the TAB pattern on the upper surface and 3 pseudo via hole patterns each having a diameter of 800 μm corresponding to the above-mentioned land pattern was closely attached to the resist layer on the lower surface.
Exposure was performed by irradiating mJ of ultraviolet light. An ultra-high pressure mercury lamp (manufactured by Oak Seisakusho Co., Ltd.) was used for ultraviolet irradiation. Next, the upper resist layer was developed at 25° C. for 7 minutes using a PMER developer (manufactured by Tokyo Ohka Co., Ltd.) to obtain a predetermined lead pattern, and then dried at 110° C. for 30 minutes. Subsequently, electrolysis was carried out on the exposed upper surface of the base copper layer using the electrolytic copper plating solution described above at a current density of 2 A/dm2 for 50 minutes to form a lead preform made of copper with a thickness of about 35 μm.

【0052】次に、下面のレジスト層をFSR−D(富
士薬品社製)を用いて25℃で50秒間現像して122
個の所定のビアホールパターンと3個の疑似ビアホール
パターンを有するレジストパターンを得た後、130℃
で30分間乾燥処理し、続いて上面のレジストを水酸化
ナトリウム4%溶液を用いて50℃で1分間処理してレ
ジストを除去し、上面の下地銅層を塩化銅100g/l
、塩化アンモニウム100g/l、炭酸アンモニウム2
0g/l、アンモニア水400ml/lの組成のアンモ
ニア系アルカリ性溶液で溶解して各リードを独立させ、
次に有機膜剤としてFSR(富士薬品社製)を使用して
基体上面全体に亘り約10μmの厚さに塗布して、13
0℃で30分間乾燥することによって有機膜被覆を行な
った。
Next, the resist layer on the lower surface was developed using FSR-D (manufactured by Fuji Pharmaceutical Co., Ltd.) at 25° C. for 50 seconds to obtain a 122
After obtaining a resist pattern having 3 predetermined via hole patterns and 3 pseudo via hole patterns,
Then, the resist on the top surface was treated with a 4% sodium hydroxide solution at 50°C for 1 minute to remove the resist, and the underlying copper layer on the top surface was treated with a 4% sodium hydroxide solution at 100 g/l of copper chloride.
, ammonium chloride 100g/l, ammonium carbonate 2
0g/l, ammonia water 400ml/l to make each lead independent by dissolving it in an ammonia-based alkaline solution with a composition of 400ml/l,
Next, using FSR (manufactured by Fuji Pharmaceutical Co., Ltd.) as an organic film agent, it was applied to a thickness of approximately 10 μm over the entire upper surface of the substrate.
Organic film coating was performed by drying at 0° C. for 30 minutes.

【0053】次にエチルアルコールと水酸化カリウム1
規定溶液を容量比で1:1に混合した液を用い、50℃
で5分間浸漬して基体下面におけるポリイミド樹脂の露
出部を溶解することにより形成した疑似ビアホールを検
査したところポリイミド樹脂の溶け残りは確認されなか
った。更に122個のビアホールを全数検査したところ
ポリイミド樹脂の溶け残りは確認されず、疑似ビアホー
ルとビアホールの形成状態の相関が認められた。次に、
残留するFSRをFSR剥離液(富士薬品社製)を用い
て、70℃に15分間処理することによって除去した。
Next, ethyl alcohol and potassium hydroxide 1
Using a mixture of standard solutions at a volume ratio of 1:1, heat at 50°C.
When the pseudo via hole formed by dipping the substrate for 5 minutes to dissolve the exposed portion of the polyimide resin on the lower surface of the substrate was inspected, no undissolved polyimide resin was found. Furthermore, when all 122 via holes were inspected, no undissolved polyimide resin was found, and a correlation between the formation state of the pseudo via hole and the via hole was observed. next,
The remaining FSR was removed by treatment at 70° C. for 15 minutes using an FSR stripping solution (manufactured by Fuji Pharmaceutical Co., Ltd.).

【0054】次に前述した無電解銅めっき液を用いて下
面全体に亘って銅薄膜層を形成し、その上にPMER・
HC600(東京応化社製、ネガ型フォトレジスト)を
約20μmの厚さにバーコーターを用いて塗布し、70
℃で30分間乾燥処理した。
Next, a copper thin film layer is formed over the entire lower surface using the electroless copper plating solution described above, and PMER/
Apply HC600 (manufactured by Tokyo Ohka Co., Ltd., negative photoresist) to a thickness of about 20 μm using a bar coater,
It was dried at ℃ for 30 minutes.

【0055】このレジスト上に、先の露光工程で用いた
TABパターンに対応したデバイスホール1個、TAB
パターンの中心に対して互いに対称の位置に上底22m
m、下底32mm、高さ5mm台形の形状をしたOLB
ホール4個、TABパターンの両側に等間隔に2mm×
3mmの長方形の形状をしたスプロケットホールを片側
に付き8個配列し、TABパターンの中心からデバイス
ホールの各頂点に延ばした直線上でTABパターンの領
域内4か所に一辺2mmの正方形のツーリングホール4
個を配列してなる各種ホールパターンを有するフォトマ
スクに施して紫外線400mJを照射し、前述した現像
液を用いて25℃で3分間処理後、110℃で30分間
乾燥処理を施し、所定のレジストパターンを得た。
On this resist, there is one device hole corresponding to the TAB pattern used in the previous exposure process;
Upper base 22m at symmetrical positions with respect to the center of the pattern
m, trapezoid-shaped OLB with a bottom base of 32 mm and a height of 5 mm.
4 holes, 2mm x equally spaced on both sides of the TAB pattern
Eight 3mm rectangular sprocket holes are arranged on one side, and square tooling holes with a side of 2mm are placed at four locations within the TAB pattern area on a straight line extending from the center of the TAB pattern to each vertex of the device hole. 4
A photomask having various hole patterns formed by arranging the resists was irradiated with 400 mJ of ultraviolet rays, treated with the aforementioned developer at 25°C for 3 minutes, and then dried at 110°C for 30 minutes to form the desired resist. I got the pattern.

【0056】次に前述の電気銅めっき液を用いて電流密
度2A/dm2で20分間電解を行ない、下面の露出し
た銅薄膜層上に約18μmの銅グラウンド層を形成して
から下面に残留するレジストを水酸化ナトリウム4%溶
液中において50℃で1分間処理することにより除去し
た。
Next, electrolysis is carried out for 20 minutes at a current density of 2 A/dm2 using the electrolytic copper plating solution described above to form a copper ground layer of about 18 μm on the exposed copper thin film layer on the bottom surface, which remains on the bottom surface. The resist was removed by treatment in a 4% sodium hydroxide solution at 50° C. for 1 minute.

【0057】次に下面のレジスト下に存在する銅薄膜層
を塩化銅200g/l溶液を用いて50℃で30秒間処
理して、基体下面の銅薄膜層を溶解除去してビアホール
を除く所定の各種ホールに相当する部分のポリイミド樹
脂を露出させた後、前述のポリイミド溶解液を用いて露
出したポリイミド樹脂を溶解除去して各種ホールを形成
した。
Next, the copper thin film layer existing under the resist on the bottom surface is treated with a 200 g/l solution of copper chloride at 50° C. for 30 seconds to dissolve and remove the copper thin film layer on the bottom surface of the substrate, removing via holes. After exposing the polyimide resin in portions corresponding to the various holes, the exposed polyimide resin was dissolved and removed using the aforementioned polyimide solution to form various holes.

【0058】最後に基体上面の有機樹脂膜をFSR剥離
液(富士薬品社製)を用いて70℃で15分間の処理を
行なって剥離除去し、上面に所定のパターンのリード部
を、また下面に銅のグラウンド金属層を有し、上下の金
属部をビアホールによって導通させた2層TABを得る
ことができた。
Finally, the organic resin film on the top surface of the substrate is peeled off using FSR stripping liquid (manufactured by Fuji Pharmaceutical Co., Ltd.) at 70° C. for 15 minutes, and the lead portion in a predetermined pattern is formed on the top surface, and the lead portion on the bottom surface is removed. It was possible to obtain a two-layer TAB that had a copper ground metal layer on the top and the upper and lower metal parts were electrically connected through via holes.

【0059】実施例2 実施例1と同様のポリイミド樹脂フィルム状基体の上面
に対して前述の無電解銅めっきで銅めっき皮膜を形成し
た後、更に前述の電気銅めっきによって上面に厚さ1μ
mの下地銅金属層を形成した。
Example 2 A copper plating film was formed on the upper surface of the same polyimide resin film-like substrate as in Example 1 by the above-mentioned electroless copper plating, and then a 1 μm thick film was formed on the upper surface by the above-mentioned electrolytic copper plating.
A base copper metal layer of m was formed.

【0060】次に下面のレジスト層の形成から、基体上
面全体に亘る有機樹脂膜の形成を実施例1と同様の手順
で行なった。
Next, steps similar to those in Example 1 were carried out, including the formation of a resist layer on the lower surface and the formation of an organic resin film over the entire upper surface of the substrate.

【0061】次に下面をエチルアルコールと水酸化カリ
ウム1規定溶液を容量比で1:1に混合した液を用いて
、50℃で4分間浸漬処理することによって、露出した
ポリイミド樹脂を溶解し、これによって形成された3個
の疑似ビアホールを検査したところ3個中2個のポリイ
ミドの溶け残りが確認された。
Next, the exposed polyimide resin was dissolved by immersing the lower surface at 50° C. for 4 minutes in a mixture of ethyl alcohol and 1N potassium hydroxide solution in a volume ratio of 1:1. When the three pseudo via holes thus formed were inspected, it was confirmed that two of the three pseudo via holes had undissolved polyimide.

【0062】次に122個のビアホールを全数検査した
ところ122個中101個にポリイミド樹脂の溶け残り
があることが確認された。続く基体下面における残留レ
ジストの除去以降の工程を実施例1と同様の手順で行な
い、得られた2層TABのリードとグラウンド金属層と
の導通状況を検査したところ、先にポリイミド樹脂の溶
け残りが確認された101個のビアホールは導通が行な
われていなかった。
Next, when all 122 via holes were inspected, it was confirmed that there was undissolved polyimide resin in 101 of the 122 via holes. The subsequent steps after removing the residual resist on the bottom surface of the substrate were carried out in the same manner as in Example 1, and when the conductivity between the leads of the obtained two-layer TAB and the ground metal layer was inspected, it was found that the unmelted polyimide resin was first detected. The 101 via holes in which it was confirmed were not electrically connected.

【0063】[0063]

【発明の効果】以上述べたように本発明の2層TABの
製造方法によるときは、疑似ビアホールを観察すること
によって本来のビアホールの形成状況を容易に把握する
ことができ、下面にグラウンド金属層を有し、ビアホー
ルによって上面のリードとグラウンド金属層を電気的に
導通させた構造を有する2層TABを高い生産効率によ
って歩留まりよく製造することが可能となる。
[Effects of the Invention] As described above, when using the method for manufacturing a two-layer TAB of the present invention, it is possible to easily understand the formation status of the original via hole by observing the pseudo via hole, and the ground metal layer is It becomes possible to manufacture a two-layer TAB having a structure in which the lead on the top surface and the ground metal layer are electrically connected through the via hole with high production efficiency and good yield.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明により得られた2層TABの一例を示す
ものの外観の部分平面図である。
FIG. 1 is a partial plan view of the external appearance of an example of a two-layer TAB obtained according to the present invention.

【図2】本発明により2層TABを製造する場合の加工
工程 (A)〜(G) の概略を順を追って図示した説
明図である。
FIG. 2 is an explanatory diagram illustrating the outline of processing steps (A) to (G) in order when manufacturing a two-layer TAB according to the present invention.

【図3】本発明による2層TABの製造方法において基
体上面に施されるリードパターンマスクの一例を示す平
面図である。
FIG. 3 is a plan view showing an example of a lead pattern mask applied to the upper surface of a substrate in the method for manufacturing a two-layer TAB according to the present invention.

【図4】本発明による2層TABの製造方法において基
体下面に施されるビアホールパターンおよび疑似ビアホ
ールパターンマスクの一例を示す平面図である。
FIG. 4 is a plan view showing an example of a via hole pattern and a pseudo via hole pattern mask applied to the lower surface of a substrate in the method for manufacturing a two-layer TAB according to the present invention.

【図5】本発明による2層TABの製造方法において、
基体下面にデバイスホール、OLBホール、スプロケッ
トホールおよびツーリングホールを形成するために用い
られるフォトマスクの一例を示す平面図である。
FIG. 5: In the method for manufacturing a two-layer TAB according to the present invention,
FIG. 3 is a plan view showing an example of a photomask used to form a device hole, an OLB hole, a sprocket hole, and a tooling hole on the lower surface of the base.

【図6】本発明による2層TABの製造方法において、
基体下面にデバイスホール、OLBホール、スプロケッ
トホールおよびツーリングホールを形成するために用い
られるフォトマスクの他の一例を示す平面図である。
FIG. 6: In the method for manufacturing a two-layer TAB according to the present invention,
FIG. 7 is a plan view showing another example of a photomask used to form a device hole, an OLB hole, a sprocket hole, and a tooling hole on the lower surface of the base.

【符号の説明】[Explanation of symbols]

1  リード 2  レジスト層 3  ポリイミド樹脂基体 4  レジストパターン 5  ビアホール 6  疑似ビアホール 7  金属薄膜層 8  レジスト層 9  レジストパターン 10  金属めっき層 11  グラウンド金属層 12  デバイスホール 13  OLBホール 14  スプロケットホール 15  ランドパターン 16  ビアホールパターン 17  疑似ビアホールパターン 1 Lead 2 Resist layer 3 Polyimide resin base 4 Resist pattern 5 Beer hall 6. Pseudo beer hall 7 Metal thin film layer 8 Resist layer 9 Resist pattern 10 Metal plating layer 11 Ground metal layer 12 Device hole 13 OLB Hall 14 Sprocket hole 15 Land pattern 16 Via hole pattern 17 Pseudo via hole pattern

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  絶縁性樹脂基体の片面または両面に接
着剤を用いることなく金属層を形成したものを基体とし
、該基体を出発材料として、基体上面に金属による所定
のリードを形成し、基体の下面にグラウンド用の金属層
を形成し、更に基体上面に形成されたリードの一部と基
体下面に形成されたグラウンド用の金属層とを該絶縁性
樹脂基体に形成したビアホールにより電気的に導通させ
た構造を有する2層TABの製造方法において、所定の
2層TABパターンの領域外の所定の位置に、前記2層
TABのビアホールと同等に加工される所定の類似ビア
ホールを設けることを特徴とする2層TABの製造方法
[Claim 1] The base is an insulating resin base with a metal layer formed on one or both sides of the base without using an adhesive, and using the base as a starting material, predetermined metal leads are formed on the top surface of the base, and the base is A grounding metal layer is formed on the bottom surface of the substrate, and a portion of the lead formed on the top surface of the substrate and a grounding metal layer formed on the bottom surface of the substrate are electrically connected through via holes formed in the insulating resin substrate. A method for manufacturing a two-layer TAB having a conductive structure, characterized in that a predetermined similar via hole that is processed to be equivalent to the via hole of the two-layer TAB is provided at a predetermined position outside the area of a predetermined two-layer TAB pattern. A method for manufacturing a two-layer TAB.
JP1830891A 1991-01-18 1991-01-18 Manufacture of two-layer tab Pending JPH04330746A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1830891A JPH04330746A (en) 1991-01-18 1991-01-18 Manufacture of two-layer tab

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1830891A JPH04330746A (en) 1991-01-18 1991-01-18 Manufacture of two-layer tab

Publications (1)

Publication Number Publication Date
JPH04330746A true JPH04330746A (en) 1992-11-18

Family

ID=11967988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1830891A Pending JPH04330746A (en) 1991-01-18 1991-01-18 Manufacture of two-layer tab

Country Status (1)

Country Link
JP (1) JPH04330746A (en)

Similar Documents

Publication Publication Date Title
KR101199807B1 (en) Method for manufacturing printed wiring board and printed wiring board
JPH04309290A (en) Manufacture of printed circuit board
US5284725A (en) Photo-mask for manufacture of two-layer tab
CN106816425A (en) Circuit board structure and manufacturing method thereof
KR20090071494A (en) Manufacturing Method of Printed Wiring Board
CN100417313C (en) Method for improving yield of circuit board process
JPH04330746A (en) Manufacture of two-layer tab
CN107666771A (en) Circuit board structure
JPH036880A (en) Blind wiring board and its manufacturing method
KR100576652B1 (en) Manufacturing method of double sided wiring board
JPH077264A (en) Manufacture of printed wiring board
JP4676376B2 (en) Circuit board manufacturing method
JPH06140473A (en) Manufacture of bumped tape
JP2009278017A (en) Printed wiring board and method of manufacturing the same
JPH03263340A (en) Manufacture of two-layer tab
JPH0787204B2 (en) Two-layer TAB manufacturing method
JPH06181241A (en) Manufacture of tape with bump
JPH0787203B2 (en) Two-layer TAB manufacturing method
JP4439681B2 (en) Manufacturing method of inspection board for wiring board
KR100525224B1 (en) Plating Cu,Ni and Au on PCB in a single process
JPH03225894A (en) Manufacture of printed wiring board
JPH01243494A (en) Printed circuit board manufacturing method
JPH06140472A (en) Manufacture of tape with bump
JPH04176187A (en) Manufacture of double sided wiring board
JPH07321461A (en) Method for manufacturing printed wiring method