[go: up one dir, main page]

JPH06140473A - Manufacture of bumped tape - Google Patents

Manufacture of bumped tape

Info

Publication number
JPH06140473A
JPH06140473A JP30787192A JP30787192A JPH06140473A JP H06140473 A JPH06140473 A JP H06140473A JP 30787192 A JP30787192 A JP 30787192A JP 30787192 A JP30787192 A JP 30787192A JP H06140473 A JPH06140473 A JP H06140473A
Authority
JP
Japan
Prior art keywords
substrate
resist
tape
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30787192A
Other languages
Japanese (ja)
Inventor
Miki Masuda
幹 増田
Akio Takatsu
明郎 高津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP30787192A priority Critical patent/JPH06140473A/en
Publication of JPH06140473A publication Critical patent/JPH06140473A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To make a TAB tape inspectable after mounting even when the tape is not directly bonded to external circuits and, at the same time, to surely form bumps having excellent dimension stability on the tape even when the number of pins increases or the pitch of the bumps becomes narrower by applying a two-layer TAB manufacturing method. CONSTITUTION:After forming photosensitive resist layers 3 and 4 on the upper and lower surfaces of a substrate composed of a polyimide resin film 2 and metallic layer 1 formed on the upper surface of the film 2 and a resist pattern 5 on the upper surface of the substrate, lands and a circuit pattern 6 are formed by electroplating a metallic layer 6 to the surface of the exposed layer 1. After forming a resist pattern 7 on the lower surface of the substrate and organic resin film 8 on the entire upper surface of the substrate, holes 9 and 10 are formed by removing the exposed polyimide resin by dissolution. Then only the hole 10 is covered with an organic resin film 11 and a bump 12 is formed in the hole by electroplating. Finally, the organic films 8 and 11 are removed and the metallic layer 1 on the upper surface of the substrate is removed by dissolution.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はTAB(テープ オウト
メイティドゥ ボンディング)やFPC(フレキシブル
プリント サーキット)等の実装用基板と外部回路と
を接合することに用いるバンプ付きテープの製造方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a bumped tape used for joining a mounting substrate such as TAB (tape out mating do bonding) or FPC (flexible printed circuit) to an external circuit. .

【0002】[0002]

【従来の技術】近年、電子機器の分野において軽薄短小
化および高機能化の傾向が急速に強まりつつある。この
傾向に対し、電子機器の小型化や高機能化に伴って多ピ
ン化、薄型化するチップを搭載することがパッケージに
要求されている。このようなチップの多ピン化に対応可
能な実装技術としてTABが用いられる。TABに要求
されている多ピン化のレベルとしては1000ピンクラ
スのものであり、それによって狭ピッチ化がさらに進
み、インナーリードでは70μmピッチのTABが開発
されている。
2. Description of the Related Art In recent years, there has been a rapid increase in the trend toward lightness, thinness, shortness and high functionality in the field of electronic equipment. In response to this tendency, it is required for a package to be equipped with a chip that has a large number of pins and is thin as the electronic device becomes smaller and has higher functionality. TAB is used as a mounting technique capable of coping with the increase in the number of pins of such a chip. The level of the multi-pin required for the TAB is in the 1000-pin class, which further narrows the pitch, and a TAB of 70 μm pitch has been developed for the inner lead.

【0003】TABテープと外部回路とを接続する技術
は、一般的にTABテープのアウターリードを用いて行
うが、リードが柔らかく、曲がり易いことや外部回路お
よび電極の種類が多様なため、QFP(クワッド フラ
ット パッケージ)等と比較して非常に難しいものであ
り、この技術はTAB技術の分野でも遅れている分野で
ある。
The technique for connecting the TAB tape and the external circuit is generally performed by using the outer lead of the TAB tape. However, since the lead is soft and easily bent, and the types of the external circuit and the electrode are various, QFP ( It is much more difficult than the quad flat package), and this technology is a field that is behind in the field of TAB technology.

【0004】TABテープのアウターリードと外部回路
を接続する方法としては主に次の3つが挙げられる。1
つははんだ付けによる方法である。これは、TABテー
プのアウターリードと外部回路の電極にめっき処理を施
し、お互いを熱圧着させることにより接続するものであ
る。2つめは異方性導伝性シートによる方法である。こ
の方法は分散させたシートをTABテープのアウターリ
ードと外部回路の電極の間に介在させ、熱圧着させるこ
とにより樹脂を軟化させ、それによりリードと電極間を
分散させた微粒子で電気的に接触させるものである。こ
の方法ではリードピッチが100μmピッチの接続が実
験室レベルで完成した程度であり、狭ピッチ化に適さな
いという問題や電極間にも金属微粒子が存在するため、
電極間の絶縁抵抗が低下し、クロストークを発生させる
という問題などがある。もう1つは、光硬化性絶縁樹脂
による方法である。この方法はTABテープのアウター
リードと外部回路の電極との間を光硬化性絶縁樹脂を介
在させ、これを硬化させることにより接続する方法であ
る。しかし、これらの方法では、TABテープと外部回
路をボンディングしなくては電気的検査が困難であるた
め、接続後外部回路に不具合が生じてもTABテープと
外部回路を切り放すことは不可能であり、TABテープ
とTABテープに搭載したチップが無駄になってしまう
という問題点がある。
There are mainly three methods of connecting the outer lead of the TAB tape to the external circuit. 1
One is the soldering method. In this method, the outer leads of the TAB tape and the electrodes of the external circuit are plated and connected by thermocompression bonding. The second is a method using an anisotropic conductive sheet. In this method, the dispersed sheet is interposed between the outer lead of the TAB tape and the electrode of the external circuit, and the resin is softened by thermocompression bonding, thereby electrically contacting with the fine particles dispersed between the lead and the electrode. It is what makes me. In this method, the connection with the lead pitch of 100 μm is completed at the laboratory level, and there is a problem that it is not suitable for narrowing the pitch and there are metal fine particles between the electrodes.
There is a problem that the insulation resistance between the electrodes is reduced and crosstalk occurs. The other is a method using a photocurable insulating resin. This method is a method in which a photocurable insulating resin is interposed between the outer lead of the TAB tape and the electrode of the external circuit, and the resin is cured to make a connection. However, in these methods, electrical inspection is difficult without bonding the TAB tape and the external circuit. Therefore, even if a problem occurs in the external circuit after connection, it is impossible to separate the TAB tape and the external circuit. There is a problem that the TAB tape and the chips mounted on the TAB tape are wasted.

【0005】又、本発明で対象とする様なバンプ付きテ
ープは種々提案されているが、それらの効率的な製造方
法はいまだ確立されていない。
Further, various kinds of tapes with bumps, which are the object of the present invention, have been proposed, but an efficient method for producing them has not been established yet.

【0006】[0006]

【発明が解決しようとする課題】本発明の目的は、2層
TABの製造方法についての技術(例えば、特開平03
−83354号公報に記載された技術)を応用して、T
ABテープのアウターリードを用いず、TABテープに
形成したパッド裏面のホールとバンプ付きテープのバン
プを接続したものを用いることとし、TABテープと外
部回路のバンプ付きテープを介する接続において、TA
Bテープと外部回路を直接ボンディングをしなくとも、
実装後に検査を可能とし、さらに、多ピン、狭ピッチ化
に対応した寸法安定性に優れたバンプを有するバンプ付
きテープの新規な製造方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a technique for producing a two-layer TAB (see, for example, Japanese Patent Laid-Open No. H03-03242).
The technology described in Japanese Patent Publication No.-83354) is applied to
The outer lead of the AB tape is not used, but the one formed by connecting the hole on the back surface of the pad formed on the TAB tape and the bump of the bumped tape is used. When connecting the TAB tape and the bumped tape of the external circuit,
Even if the B tape and the external circuit are not directly bonded,
It is another object of the present invention to provide a novel manufacturing method of a bumped tape having a bump capable of inspecting after mounting and having excellent dimensional stability corresponding to a large number of pins and a narrow pitch.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するため
の本発明の方法は、ポリイミド樹脂フィルムの上面に直
接に金属層を形成したものを基体とし、金属層のある基
体上面および基体下面に感光性レジスト層を形成し、次
いで基体上面におけるレジスト層には所定のランドおよ
び回路パターンを有するフォトマスクを施し、基体下面
におけるレジスト層には所定の各種ホールパターンを有
するフォトマスクを施し、基体上面および基体下面に光
を照射し、次いで基体上面のレジストを現像して該基体
の上面にレジストパターンを形成する第1の工程、基体
上面に形成したレジストパターンに従って露出した金属
層上に電気めっきにより金属めっき層を積層し、次いで
基体上面のレジスト層を溶解除去することによって基体
上面にランドおよび回路パターンを形成し、次いで基体
下面のレジストを現像して該基体の下面にレジストパタ
ーンを形成し、次いで基体上面全体にわたって有機樹脂
被膜を形成する第2の工程、基体下面に形成したレジス
トパターンに従って露出したポリイミド樹脂を溶解除去
することにより所定の部分に所定の各種ホールを形成す
る第3の工程、基体下面に形成された各種ホールのうち
特定のホールのみを有機樹脂被膜で被覆し、次いで基体
下面に形成された各種ホールのうち有機樹脂被膜で被覆
されていないホールに電気めっきにより所定のバンプを
形成する第4の工程、基体上面および基体下面の有機樹
脂被膜を除去し、次いで基体上面に直接形成されていた
該金属層を溶解除去する第5の工程よりなる点に特徴が
ある。
The method of the present invention for solving the above-mentioned problems is based on a substrate in which a metal layer is directly formed on the upper surface of a polyimide resin film as a base, After forming a photosensitive resist layer, a photomask having a predetermined land and circuit pattern is applied to the resist layer on the upper surface of the substrate, and a photomask having various hole patterns to the resist layer on the lower surface of the substrate. And irradiating the lower surface of the substrate with light, and then developing the resist on the upper surface of the substrate to form a resist pattern on the upper surface of the substrate, by electroplating on the exposed metal layer according to the resist pattern formed on the upper surface of the substrate. By laminating a metal plating layer and then dissolving and removing the resist layer on the upper surface of the substrate, land and A second step of forming a circuit pattern, then developing a resist on the lower surface of the substrate to form a resist pattern on the lower surface of the substrate, and then forming an organic resin film on the entire upper surface of the substrate, according to the resist pattern formed on the lower surface of the substrate Third step of forming predetermined various holes in a predetermined portion by dissolving and removing the exposed polyimide resin, and covering only specific holes of the various holes formed on the lower surface of the substrate with an organic resin coating, and then the substrate Fourth step of forming predetermined bumps by electroplating on holes not covered with the organic resin coating among various holes formed on the lower surface, removing the organic resin coating on the upper and lower surfaces of the substrate, and then on the upper surface of the substrate It is characterized in that it comprises a fifth step of dissolving and removing the directly formed metal layer.

【0008】[0008]

【作用】次に本発明によるバンプ付きテープの製造方法
の詳細とその作用について、図2,図3,図4,図5に
示すものに基づいて説明する。上面金属層および基体上面レジストパターン形成工程:
本発明においては基本的に上面にのみ上面金属層1を接
着剤によらず被着形成されたテープ状のポリイミド樹脂
フィルムをポリイミド樹脂基体2として用いる。ポリイ
ミド樹脂基体2と上面金属層1の間に接着剤を介してい
ないため、熱による軟化のための位置ズレが起こらず寸
法精度がよい。
Next, the details of the method of manufacturing the bumped tape according to the present invention and its operation will be described with reference to FIGS. 2, 3, 4, and 5. Upper surface metal layer and substrate upper surface resist pattern forming step:
In the present invention, basically, a tape-shaped polyimide resin film in which the upper surface metal layer 1 is formed only on the upper surface without using an adhesive is used as the polyimide resin substrate 2. Since no adhesive agent is interposed between the polyimide resin substrate 2 and the upper surface metal layer 1, a positional deviation due to softening due to heat does not occur and dimensional accuracy is good.

【0009】ポリイミド樹脂基体2の上面に上面金属層
1は該基体表面にスパッタ法、真空蒸着法または無電解
めっき法によるかあるいはこれらの方法を組み合わせて
金属層を形成されるか、これらの方法にさらに電解めっ
き法を組み合わせてよく、要はポリイミド樹脂基体2上
に接着剤を施すことなく直接的に金属層を形成する方法
ならば何れの方法によるものも採用することができる。
ポリイミド樹脂基体2上に形成する上面金属層1は電気
的性質や経済的面を考慮すると一般的には銅が採用され
るがポリイミド樹脂基体2と銅との間にクロム、ニッケ
ル等の薄膜層が存在しても何ら差し支えない。
The upper surface metal layer 1 is formed on the upper surface of the polyimide resin substrate 2 by a sputtering method, a vacuum deposition method or an electroless plating method, or a metal layer is formed by combining these methods, or by these methods. Further, an electrolytic plating method may be further combined, and any method can be adopted as long as it is a method of directly forming a metal layer on the polyimide resin substrate 2 without applying an adhesive.
Copper is generally used for the upper surface metal layer 1 formed on the polyimide resin substrate 2 in consideration of electrical properties and economical aspects, but a thin film layer of chromium, nickel, or the like is formed between the polyimide resin substrate 2 and copper. There is no problem even if there is.

【0010】基体上面に形成する上面金属層1の厚みは
ランド6の形成が無電解めっきを行った後に電気めっき
を用いるセミアディティブ法によって行うためランド6
の形成に際して行われる電気めっきにおける前処理での
エッチングに耐え得る厚みであれば、特に制約はないが
さらに後述するようなランドを独立させるための上面金
属層1の部分的な溶解工程の作業を考慮すると0.1〜
2μmの範囲にあることが望ましい。
The thickness of the upper surface metal layer 1 formed on the upper surface of the substrate is such that the land 6 is formed by a semi-additive method using electroplating after electroless plating is performed.
There is no particular limitation as long as it has a thickness that can withstand the etching in the pretreatment in the electroplating performed during the formation of the metal, but the work of the partial melting step of the upper surface metal layer 1 for separating the lands described below is further performed. Considering 0.1
It is preferably in the range of 2 μm.

【0011】ランド6の形成をセミアディティブ法で行
うためランド6の断面が矩形となる。一方、エッチング
により配線パターンを形成するサブトラクティブ法を用
いた場合にはランドの断面が台形となるため、比較する
と同じランド幅でも前者の方が断面積が大きくなるため
機械的強度や許容電流が高くなり、狭ピッチ化に適して
いる。
Since the land 6 is formed by the semi-additive method, the land 6 has a rectangular cross section. On the other hand, when the subtractive method of forming a wiring pattern by etching is used, the cross section of the land becomes a trapezoid, so by comparison, the former has a larger cross section even with the same land width, so the mechanical strength and allowable current are Higher, suitable for narrow pitch.

【0012】また上面金属層1上に形成される感光性レ
ジスト層3の厚みは形成されるランド6として必要な厚
さ10〜40μmの厚さ以上の厚さがあればよい。
Further, the thickness of the photosensitive resist layer 3 formed on the upper surface metal layer 1 may be 10 to 40 μm or more necessary for the land 6 to be formed.

【0013】レジストの種類は上記の厚さに塗布し得る
ものであって、かつ上面におけるランド6の形成に際し
て行われる電気めっき液に耐え得るものであれば一般市
販のもので十分であり、アクリル樹脂等に感光性の官能
基を付与することによって、光照射部分が未溶解部とし
て残るネガ型レジスト、ノボラック樹脂等に感光性の官
能基を付与することによって光照射部分が現像時に溶解
するポジ型レジストがあるが、フォトマスクのパターン
を反転することによって何れの型のレジストでも使用可
能である。
Any commercially available resist may be used as long as it can be applied to the above thickness and can withstand the electroplating solution carried out when the land 6 is formed on the upper surface. By imparting a photosensitive functional group to a resin or the like, the light-irradiated portion remains as an undissolved portion.Negative resist, or by applying a photosensitive functional group to a novolak resin, the light-irradiated portion is dissolved during development. Although there is a type resist, any type of resist can be used by reversing the pattern of the photomask.

【0014】またレジストの状態としては液状のもので
も固形化してドライフィルムとしたものでも差し支えな
い。
The resist may be liquid or solidified into a dry film.

【0015】液状レジストを使用する場合には基体の金
属層上への塗布はバーコート法、ディップ法、スピンコ
ート法等の一般的塗布方法の他、レジスト液を帯電させ
噴霧状に塗布する静電塗布法も採用してよい。
When a liquid resist is used, the coating on the metal layer of the substrate is not only a general coating method such as a bar coating method, a dipping method or a spin coating method, but also a static coating method in which the resist solution is charged and sprayed. An electrocoating method may also be adopted.

【0016】またポリイミド樹脂基体2の下面に形成す
る感光性レジスト層4はホール形成に際して用いられる
ポリイミド樹脂溶解液に耐え得るものであれば何れでも
よく、一般的にはポリイミド樹脂の溶解液には強アルカ
リ液が使用されることからゴム系レジストの採用が望ま
しい。ポリイミド基体下面に形成される感光性レジスト
層4の厚みは特に制限はないが、ポリイミド樹脂溶解後
のホールのパターン精度を考慮すれば2〜10μm程度
がよい。
Further, the photosensitive resist layer 4 formed on the lower surface of the polyimide resin substrate 2 may be any one as long as it can withstand the polyimide resin solution used for forming holes, and generally, the polyimide resin solution is Since a strong alkaline solution is used, it is desirable to use a rubber resist. Although the thickness of the photosensitive resist layer 4 formed on the lower surface of the polyimide substrate is not particularly limited, it is preferably about 2 to 10 μm in consideration of the pattern accuracy of holes after the polyimide resin is dissolved.

【0017】一般的にレジストによってパターンを形成
するにはレジストを塗布後レジストに含まれる溶剤を除
去する必要がある。これはレジスト自体の強度を向上さ
せると同時にレジストと金属層との密着性を高めるため
に行われるものであり、溶剤の除去は通常乾燥処理によ
って行われるが、この際に処理温度はレジストの解像度
を低下させない範囲で高めにするのがよい。また露光そ
して現像後に形成したパターンをより強固にするために
加熱処理を行うこともあるがこの場合には前述した溶剤
除去処理のときの温度よりも高い温度が採用される。
Generally, in order to form a pattern with a resist, it is necessary to remove the solvent contained in the resist after applying the resist. This is done to improve the strength of the resist itself and at the same time to improve the adhesion between the resist and the metal layer. The solvent is usually removed by a drying process. At this time, the processing temperature is the resolution of the resist. It is better to increase the value so that it does not decrease. In addition, heat treatment may be performed to make the pattern formed after exposure and development stronger, but in this case, a temperature higher than the temperature used in the solvent removal treatment described above is adopted.

【0018】次に、上面金属層1およびポリイミド樹脂
基体2上に形成した感光性レジスト層3および4に対し
て所望のパターンのフォトマスクを施して、それぞれに
適量の光を照射し、まずは該基体上面のレジストを現像
して、上面金属層1上にレジストパターン5を形成する
が、基体上面の感光性レジスト層3には主としてランド
形成のためのフォトマスクを、また下面の感光性レジス
ト層4には主として所定の各種ホール形成のためのフォ
トマスクが使用される。基体上面のレジストパターンを
形成するためのフォトマスクは例えば図4に示すような
ものが挙げられる。
Next, a photomask having a desired pattern is applied to the photosensitive resist layers 3 and 4 formed on the upper surface metal layer 1 and the polyimide resin substrate 2, and each is irradiated with an appropriate amount of light, and first, The resist on the upper surface of the substrate is developed to form a resist pattern 5 on the upper surface metal layer 1. A photomask mainly for land formation is formed on the photosensitive resist layer 3 on the upper surface of the substrate, and a photosensitive resist layer on the lower surface. Photomasks 4 are mainly used for forming various holes. As a photomask for forming the resist pattern on the upper surface of the substrate, for example, one as shown in FIG. 4 can be cited.

【0019】また基体下面のレジストパターン形成のた
めのフォトマスクは、例えば図5に示すようなものを例
として挙げられることができ、主として、ツーリングホ
ールおよびブラインドホール等のホール形成のためのレ
ジストパターンを形成することができるものである。
The photomask for forming the resist pattern on the lower surface of the substrate may be, for example, as shown in FIG. 5, and the resist pattern for forming holes such as tooling holes and blind holes is mainly used. Can be formed.

【0020】レジストの感光のために照射する光の波長
等はレジストの特性によって決定されるが、一般的には
紫外線が使用される。またここで云うフォトマスクとは
ガラスや透光性のプラスチックフィルムに銀等を含む乳
剤やクロム等の金属を焼き付けたものをいう。
The wavelength of the light irradiated for exposing the resist is determined by the characteristics of the resist, but ultraviolet rays are generally used. Further, the photomask referred to here is one obtained by baking an emulsion containing silver or the like or a metal such as chrome on a glass or translucent plastic film.

【0021】露光方法としてはレジスト面とフォトマス
クを密着させて行う密着露光法と、レジスト面とフォト
マスクを一定の距離を隔てて並行に並べて行う投影露光
法とがあるが、本発明において何れの方法を採用しても
よい。(以上図2(a)(b)(c)参照)
As the exposure method, there are a contact exposure method in which the resist surface and the photomask are brought into close contact with each other, and a projection exposure method in which the resist surface and the photomask are arranged in parallel at a constant distance. You may adopt the method of. (See FIGS. 2 (a) (b) (c) above)

【0022】ランド形成および基体下面レジストパター
ンの形成工程 ランドの形成手順はレジストパターン5によって生じた
上面金属層1の露出部分に電気めっきを施し、所望の厚
み以上に積層してランド6を形成した後、基体下面のレ
ジストを現像し、ポリイミド樹脂基体2上にレジストパ
ターン7を形成し、レジストパターン5を溶解除去する
ことによってランド6を形成する。
Land formation and substrate lower surface resist pattern
The step of forming the land is such that the exposed portion of the upper surface metal layer 1 generated by the resist pattern 5 is electroplated, and the land 6 is formed by laminating to a desired thickness or more, and then the resist on the lower surface of the substrate is developed. A resist pattern 7 is formed on the polyimide resin substrate 2, and the resist pattern 5 is dissolved and removed to form a land 6.

【0023】ランド形成を行った後、直ちに基体上面全
体に亘って有機樹脂被膜8を被膜する。この有機樹脂被
膜8による被膜はその後のポリイミド樹脂の溶解による
ホール形成工程の際に、基体上面に露出したポリイミド
樹脂基体2を保護する役割、基板を補強する役割と後述
するバンプ形成の際のマスキングの役割を果たすための
ものである。この有機樹脂被膜はポリイミド樹脂の溶解
液と後述するバンプ形成工程での電気めっき液に耐え得
るものであれば何でもよく、ポリイミド樹脂の溶解液と
して強アルカリ性溶液が用いられることからゴム系、エ
ポキシ系、シリコン系の有機樹脂等を使用すればよい。
(以上図2(d)(e)(f)参照)
Immediately after the land is formed, the organic resin film 8 is applied over the entire upper surface of the substrate. The film formed by the organic resin film 8 has a role of protecting the polyimide resin substrate 2 exposed on the upper surface of the substrate and a role of reinforcing the substrate during a hole forming process by subsequent dissolution of the polyimide resin, and masking at the time of forming bumps described later. To play the role of. This organic resin coating may be any one that can withstand the solution of the polyimide resin and the electroplating solution used in the bump formation process described below.Because a strong alkaline solution is used as the solution of the polyimide resin, it is rubber-based or epoxy-based. A silicon-based organic resin or the like may be used.
(See FIGS. 2 (d) (e) (f) above.)

【0024】ホール形成工程 各種ホールの形成には、基体下面に形成されたレジスト
パターン7に従って露出したポリイミド樹脂を溶解する
ことにより、この部分の樹脂を開孔してバンプめっき形
成用のブラインドホール9、ツーリングホール10を形
成する。この場合において、ポリイミド樹脂の溶解には
抱水ヒドラジン、水酸化アルカリ等の強アルカリ性溶液
を単独もしくは混合し、さらにはメチルアルコール、エ
チルアルコール、プロピルアルコール等を混合した溶液
を用いるとよい。またこの工程において形成されるバン
プめっき形成用のホールの形状は真円、方形、楕円等、
いずれの形状でも構わない。(以上図2(g)参照)
Hole Forming Step In forming various holes, the exposed polyimide resin is dissolved according to the resist pattern 7 formed on the lower surface of the substrate to open the resin in this portion and form blind holes 9 for bump plating. , The touring hole 10 is formed. In this case, for dissolving the polyimide resin, it is advisable to use a solution in which a strong alkaline solution such as hydrazine hydrate and an alkali hydroxide is used alone or mixed, and further methyl alcohol, ethyl alcohol, propyl alcohol and the like are mixed. In addition, the shape of the hole for forming bump plating formed in this step is a perfect circle, a square, an ellipse, etc.
Any shape may be used. (See Figure 2 (g) above)

【0025】バンプ形成工程 各種ホールを形成した後、ツーリングホール10のみに
基体下面から有機樹脂被膜11でマスキングを施す。こ
の有機樹脂被膜11によるマスキングはその後のバンプ
形成工程における電気めっきによりツーリングホール1
0に金属層が積層されるのを防ぐためのものである。従
って、この有機樹脂被膜11はバンプ形成工程における
前処理液や電気めっき液に耐えるものであれば、一般に
市販されているものでもよく、有機樹脂被膜11の厚み
も前処理液や電気めっき液に耐え得るものであれば特に
制限はない。
Bump Forming Step After forming various holes, only the tooling holes 10 are masked with the organic resin film 11 from the lower surface of the substrate. The masking by the organic resin film 11 is performed by electroplating in the subsequent bump forming process by the tooling hole 1
This is for preventing the metal layer from being stacked on the layer 0. Therefore, the organic resin coating 11 may be a commercially available one as long as it can withstand the pretreatment liquid or the electroplating liquid in the bump forming process, and the thickness of the organic resin coating 11 can be adjusted by the pretreatment liquid or the electroplating liquid. There is no particular limitation as long as it can withstand.

【0026】バンプを形成するには、基体下面に形成さ
れたバンプ形成用のブラインドホール9内の基体上面に
形成されたランド6裏面に電気めっきを施し、所定の厚
さまで金属層を積層することによって行われる。バンプ
の高さはポリイミド樹脂基体2の厚み以上が要求され
る。バンプの高さは接続するTABテープのパッド裏面
のホールの深さが50μmである場合にはポリイミド樹
脂基体2から最低50μm以上必要とされるが、接合の
歩留まりを考慮するとバンプの高さは60μm以上は必
要である。(以上図2(h)参照)
To form the bumps, electroplating is performed on the back surface of the land 6 formed on the upper surface of the base in the blind hole 9 for forming bumps formed on the lower surface of the base, and a metal layer is laminated to a predetermined thickness. Done by The bump height is required to be equal to or larger than the thickness of the polyimide resin substrate 2. The height of the bump is required to be at least 50 μm or more from the polyimide resin substrate 2 when the depth of the hole on the back surface of the pad of the TAB tape to be connected is 50 μm, but considering the yield of bonding, the height of the bump is 60 μm. The above is necessary. (See Figure 2 (h) above)

【0027】各種レジストおよび下地金属層の溶解除去
工程 バンプの形成および各種ホール形成を終了した基体は基
体上下各面に形成された各種レジストの除去を行うと、
図3に示した様なバンプ付きテープが得られる。各種レ
ジストの除去する際の溶解液は市販のものを使用すれば
よい。各種レジストを除去した後、基体上面に形成され
た上面金属層1(下地金属層)の溶解除去を施す。この
上面金属層1(下地金属層)の溶解除去は基体下面に形
成されたランド6を電気的に独立させるものである。
Dissolving and removing various resists and underlying metal layers
After removing the various resists formed on the upper and lower surfaces of the substrate,
A bumped tape as shown in FIG. 3 is obtained. A commercially available solution may be used as a solution for removing various resists. After removing the various resists, the upper surface metal layer 1 (base metal layer) formed on the upper surface of the substrate is dissolved and removed. The dissolution and removal of the upper surface metal layer 1 (base metal layer) electrically separates the lands 6 formed on the lower surface of the substrate.

【0028】上面金属層1を溶解するための溶解液とし
ては、一般的には塩酸、硫酸、硝酸等の酸性溶液、塩化
鉄溶液、塩化銅溶液等の金属塩化物溶液、過硫酸アンモ
ニウム溶液等の過酸化溶液等が用いられる。(以上図2
(i)参照)
As the solution for dissolving the upper surface metal layer 1, generally, an acidic solution such as hydrochloric acid, sulfuric acid, nitric acid, a metal chloride solution such as an iron chloride solution, a copper chloride solution, an ammonium persulfate solution, or the like is used. A peroxide solution or the like is used. (End of Figure 2
(See (i))

【0029】以上述べたように本発明の方法によるとき
は、各工程において状況に応じ、種々の手段を活用する
ことによって的確に基体上面のリードの形成、ポリイミ
ド樹脂基体に対する各種ホールの形成および基体下面の
バンプの形成を行うことができる。
As described above, according to the method of the present invention, by utilizing various means in each step depending on the situation, it is possible to accurately form the leads on the upper surface of the substrate, form various holes in the polyimide resin substrate, and form the substrate. The bottom bumps can be formed.

【0030】上述した方法で製造されたバンプ付きテー
プはその使用目的に応じてバンプおよびランドの表面に
錫、ニッケル或いは金めっきを施すことが可能である。
錫、ニッケルおよび金めっきを施す方法としては、バン
プおよびランド部には電気的導通が取られていないこと
から、無電解めっき方法が採用される。
The bumped tape manufactured by the above-mentioned method can be plated with tin, nickel or gold on the surfaces of the bumps and lands depending on the purpose of use.
As a method of plating with tin, nickel and gold, an electroless plating method is adopted because the bumps and lands are not electrically connected.

【0031】図1にバンプ付きテープを用いて実装した
場合の断面図を示す。すなわち、外部回路14とTAB
テープ13との間に本発明の方法により製造したバンプ
付きテープを挾んだ構造になっている。
FIG. 1 shows a sectional view of a case where the tape with bumps is used for mounting. That is, the external circuit 14 and the TAB
It has a structure in which a bumped tape manufactured by the method of the present invention is sandwiched between the tape 13 and the tape 13.

【0032】[0032]

【実施例】(実施例1)出発材料として、18cm×1
5cmの大きさ、厚さ50μmのポリイミド樹脂フィル
ムに厚さ0.6μmの無電解銅めっき被膜を有するエス
パーフレックス(住友金属鉱山(株)製)を用い、無電
解銅めっき被膜を下地銅層とした。次に下地銅層上にP
MER・HC 600(東京応化社製、ネガ型フォトレ
ジスト)をスピンコーターにより40μmの厚さに塗布
後、70℃で30分間乾燥処理を行った。ついで反対面
にFSR(富士薬品社製、ネガ型フォトレジスト)をス
ピンコーターにより7μmの厚さに塗布後、70℃で3
0分間乾燥処理した。
[Example] (Example 1) 18 cm x 1 as a starting material
A 5 cm size, 50 μm thick polyimide resin film having an electroless copper plating film of 0.6 μm thickness was used on Esperflex (Sumitomo Metal Mining Co., Ltd.), and the electroless copper plating film was used as a base copper layer. did. Next, P on the underlying copper layer
MER HC 600 (negative photoresist, manufactured by Tokyo Ohka Co., Ltd.) was applied to a thickness of 40 μm by a spin coater, and then dried at 70 ° C. for 30 minutes. Then, apply FSR (Negative photoresist, manufactured by Fuji Yakuhin Co., Ltd.) on the opposite surface with a spin coater to a thickness of 7 μm, and then apply 3 at 70 ° C.
It was dried for 0 minutes.

【0033】下地銅層上のレジスト層には、直径300
μmのランドパターンを直列に171個配列したパター
ンを10列配列したガラス製のフォトマスクをレジスト
面に密着させて900mJの紫外線を照射し、下面のレ
ジストには上面のランドパターンに対応したツーリング
ホールパターン4個、ブラインドホールパターン171
個を有するフォトマスクを密着させて100mJの紫外
線を照射して露光を施した。なお、紫外線の照射は超高
圧水銀燈(オーク製作所社製)を使用した。次に上面の
レジスト層をPMER現像液(東京応化社製)を用いて
25℃、5分間現像して所定のレジストパターンを得た
後、110℃で30分間乾燥処理を施した。
The resist layer on the underlying copper layer has a diameter of 300
A glass photomask in which 171 patterns of 171 μm land patterns are arranged in series is adhered to the resist surface to irradiate with 900 mJ of ultraviolet rays, and the resist on the lower surface corresponds to the landing pattern on the upper surface. 4 patterns, blind hole pattern 171
A photomask having a plurality of pieces was brought into close contact with each other and irradiated with 100 mJ of ultraviolet rays for exposure. Ultra-high pressure mercury lamp (Oak Seisakusho) was used for irradiation with ultraviolet rays. Next, the resist layer on the upper surface was developed with a PMER developer (manufactured by Tokyo Ohka Kogyo Co., Ltd.) at 25 ° C. for 5 minutes to obtain a predetermined resist pattern, and then dried at 110 ° C. for 30 minutes.

【0034】続いて基体上面の露出した下地銅層上に硫
酸銅100g/l、硫酸180g/lの組成を有する電
気銅めっき液を用いて電流密度2A/dm2 として25
℃で50分間電解を行い厚さ35μmのランドパターン
を形成した。次に基体下面のレジスト層を、FSR−D
(富士薬品社製)を用いて、25℃で50秒間現像して
所定のレジストパターンを得た後、130℃で30分間
乾燥し、続いて基体上面のレジストを水酸化ナトリウム
4wt%溶液を用いて、50℃、1分間処理して除去し
た。
Subsequently, an electric copper plating solution having a composition of 100 g / l of copper sulfate and 180 g / l of sulfuric acid was used on the exposed underlying copper layer on the upper surface of the substrate to obtain a current density of 2 A / dm 2 of 25.
Electrolysis was performed at 50 ° C. for 50 minutes to form a land pattern having a thickness of 35 μm. Next, the resist layer on the lower surface of the substrate is changed to FSR-D.
(Manufactured by Fuji Yakuhin Co., Ltd.), the resist is developed at 25 ° C. for 50 seconds to obtain a predetermined resist pattern, and then dried at 130 ° C. for 30 minutes. At 50 ° C. for 1 minute to remove.

【0035】次に基体上面全体に前述したFSRを厚さ
40μmに塗布し、130℃で30分間乾燥処理を施し
た。
Next, the above-mentioned FSR was applied to the entire upper surface of the substrate to a thickness of 40 μm and dried at 130 ° C. for 30 minutes.

【0036】続いて4規定の水酸化カリウム溶液とエチ
ルアルコールを容量比で1:1に混合した液を使用して
50℃で6分間基板下面の露出したポリイミド樹脂の溶
解を行い、ツーリングホールおよびブラインドホールを
形成した。
Subsequently, the polyimide resin exposed on the lower surface of the substrate was dissolved at 50 ° C. for 6 minutes using a liquid in which a 4N potassium hydroxide solution and ethyl alcohol were mixed at a volume ratio of 1: 1 to dissolve the tooling holes and A blind hole was formed.

【0037】次に基体下面に形成されたツーリングホー
ルのみを前述したFSRでマスキングを行い、130℃
で30分間乾燥処理を施した。次に基体下面に形成され
たブラインドホール内の露出した下地銅裏面に前述した
電気めっき液を用いて電流密度4A/dm2 で50分間
電解を行い、ポリイミド面から高さ80μmのバンプを
形成した。
Next, only the tooling holes formed on the lower surface of the substrate are masked by the above-mentioned FSR, and 130 ° C.
And dried for 30 minutes. Next, electrolysis was performed for 50 minutes at a current density of 4 A / dm 2 using the above-mentioned electroplating solution on the exposed back surface of the underlying copper in the blind holes formed on the bottom surface of the substrate to form bumps having a height of 80 μm from the polyimide surface. .

【0038】続いて上下面に形成されているFSRをF
SR剥離液(富士薬品社製)を用いて70℃、10分間
で溶解剥離させ、続いて基体上面の下地銅層を塩化銅2
00g/l溶液を用いて溶解除去し、ランドを電気的に
独立の状態にし、バンプ付きテープを製造することがで
きた。
Subsequently, the FSR formed on the upper and lower surfaces is
Using an SR stripper (manufactured by Fuji Yakuhin Co., Ltd.), the solution was stripped by dissolution at 70 ° C. for 10 minutes, and then the underlying copper layer on the upper surface of the substrate was copper chloride
It was possible to manufacture a bumped tape by dissolving and removing the land by using a 00 g / l solution to make the land electrically independent.

【0039】このバンプの高さを光学的な段差測定機に
より測定したところ、±5μmの精度であった。また、
このバンプ付きテープを実装後、送風定温恒温器TYP
EDN−43(大和科学(株))を用いて、150℃、
500時間の耐環境試験を施してもピッチのずれは0.
05%以下であった。
When the height of the bump was measured by an optical step measuring machine, the accuracy was ± 5 μm. Also,
After mounting this tape with bumps, blower incubator TYP
Using EDN-43 (Daiwa Scientific Co., Ltd.),
Even after a 500-hour environment resistance test, the pitch deviation was 0.
It was less than 05%.

【0040】(実施例2)出発材料として実施例1と同
様の大きさ、厚さのポリイミド樹脂フィルムにスパッタ
法により形成した厚さ0.6μmの下地銅層を有するエ
ッチャーフレックス(三井東圧化学(株)製)を用い、
その他は実施例1と同様の方法で各処理を行ったところ
実施例1と同様にバンプ付きテープを製造することがで
きた。このバンプの高さを光学的な段差測定機により測
定したところ、±5μmの精度であった。また、このバ
ンプ付きテープを実装後、送風定温恒温器TYPEDN
−43(大和科学(株))を用いて、150℃、500
時間の耐環境試験を施してもピッチのずれは0.05%
以下であった。
(Example 2) As a starting material, an etcher flex (Mitsui Toatsu Kagaku) having a 0.6 μm thick underlying copper layer formed by sputtering on a polyimide resin film having the same size and thickness as in Example 1 was used. (Manufactured by Co., Ltd.)
Other processes were performed in the same manner as in Example 1 except for the above, and thus a bumped tape could be manufactured in the same manner as in Example 1. When the height of the bump was measured by an optical step measuring machine, the accuracy was ± 5 μm. Also, after mounting this tape with bumps, blower constant temperature incubator TYPEDN
-43 (Daiwa Scientific Co., Ltd.), 150 ° C, 500
Even if a time environment resistance test is performed, the pitch shift is 0.05%
It was below.

【0041】(実施例3)出発材料として実施例1と同
様の大きさ、厚さのポリイミド樹脂フィルムにスパッタ
法により形成した厚さ0.25μmの下地銅層を有する
エッチャーフレックス(三井東圧化学(株)製)を用
い、その他は実施例1と同様の方法で各処理を行ったと
ころ実施例1と同様にバンプ付きテープを製造すること
ができた。このバンプの高さを光学的な段差測定機によ
り測定したところ、±5μmの精度であった。また、こ
のバンプ付きテープを実装後、送風定温恒温器TYPE
DN−43(大和科学(株))を用いて、150℃、5
00時間の耐環境試験を施してもピッチのずれは0.0
5%以下であった。
(Example 3) As a starting material, an etcher flex (Mitsui Toatsu Kagaku) having an underlying copper layer of 0.25 μm thickness formed by sputtering on a polyimide resin film having the same size and thickness as in Example 1 was used. When each treatment was performed in the same manner as in Example 1 except that the tape with bumps was manufactured, a bumped tape could be manufactured in the same manner as in Example 1. When the height of the bump was measured by an optical step measuring machine, the accuracy was ± 5 μm. Also, after mounting this tape with bumps, blower constant temperature incubator TYPE
Using DN-43 (Daiwa Scientific Co., Ltd.), 150 ° C., 5
Even if the environment resistance test is performed for 00 hours, the pitch shift is 0.0
It was 5% or less.

【0042】(実施例4)出発材料として実施例1と同
様の大きさ、厚さのポリイミド樹脂フィルムに厚さ0.
25μmの無電解銅めっき被膜を有するエスパーフレッ
クス(住友金属鉱山(株)製)を用い、さらに電気銅め
っきで下地銅層の厚さを1μmに調整した基体を用い、
その他は実施例1と同様の方法で各処理を行ったところ
実施例1と同様にバンプ付きテープを製造することがで
きた。このバンプの高さを光学的な段差測定機により測
定したところ、±5μmの精度であった。また、このバ
ンプ付きテープを実装後、送風定温恒温器TYPEDN
−43(大和科学(株))を用いて、150℃、500
時間の耐環境試験を施してもピッチのずれは0.05%
以下であった。
(Example 4) As a starting material, a polyimide resin film having the same size and thickness as in Example 1 was used.
Using Esperflex (manufactured by Sumitomo Metal Mining Co., Ltd.) having a 25 μm electroless copper plating film, further using a substrate in which the thickness of the underlying copper layer was adjusted to 1 μm by electrolytic copper plating,
Other processes were performed in the same manner as in Example 1 except for the above, and thus a bumped tape could be manufactured in the same manner as in Example 1. When the height of the bump was measured by an optical step measuring machine, the accuracy was ± 5 μm. Also, after mounting this tape with bumps, blower constant temperature incubator TYPEDN
-43 (Daiwa Scientific Co., Ltd.), 150 ° C, 500
Even if a time environment resistance test is performed, the pitch shift is 0.05%
It was below.

【0043】(実施例5)出発材料として実施例1と同
様の大きさ、厚さのポリイミド樹脂フィルムにスパッタ
法により形成した厚さ0.25μmの下地銅層を有する
エッチャーフレックス(三井東圧化学(株)製)を用
い、さらに電気銅めっきで厚さを1μmに調整した基体
を用い、その他は実施例1と同様の方法で各処理を行っ
たところ実施例1と同様にバンプ付きテープを製造する
ことができた。このバンプの高さを光学的な段差測定機
により測定したところ、±5μmの精度であった。ま
た、このバンプ付きテープを実装後、送風定温恒温器T
YPEDN−43(大和科学(株))を用いて、150
℃、500時間の耐環境試験を施してもピッチのずれは
0.05%以下であった。
(Example 5) As a starting material, an etcher flex (Mitsui Toatsu Kagaku) having an underlying copper layer of 0.25 μm thickness formed by sputtering on a polyimide resin film having the same size and thickness as in Example 1 was used. (Manufactured by Co., Ltd.), a substrate having a thickness adjusted to 1 μm by electrolytic copper plating was used, and each treatment was performed in the same manner as in Example 1 except that a bumped tape was obtained in the same manner as in Example 1. It was possible to manufacture. When the height of the bump was measured by an optical step measuring machine, the accuracy was ± 5 μm. Also, after mounting this tape with bumps, blower incubator T
Using YPEDN-43 (Yamato Scientific Co., Ltd.), 150
Even after an environment resistance test at 500 ° C. for 500 hours, the pitch deviation was 0.05% or less.

【0044】[0044]

【発明の効果】本発明の方法によれば、通常知られてい
る2層TABの製造方法を応用することにより、TAB
テープと外部回路の接続において、TABテープと外部
回路を直接ボンディングをしなくとも、実装後に検査を
可能とし、さらに、多ピン、狭ピッチ化に対応した寸法
安定性に優れたバンプを有するバンプ付きテープを確実
に製造することができ、経済性にも工業的にも優れた高
性能電子部品を提供することが可能となる。
According to the method of the present invention, the TAB can be manufactured by applying a commonly known method for manufacturing a two-layer TAB.
When connecting the tape and the external circuit, it is possible to inspect after mounting without directly bonding the TAB tape and the external circuit. In addition, bumps with bumps with excellent dimensional stability that support multiple pins and narrow pitches. The tape can be reliably manufactured, and it is possible to provide a high-performance electronic component that is economically and industrially excellent.

【図面の簡単な説明】[Brief description of drawings]

【図1】外部回路とバンプ付きテープとTABテープと
を接続させたときの断面図である。
FIG. 1 is a cross-sectional view when an external circuit, a bumped tape, and a TAB tape are connected.

【図2】バンプ付きテープの製造方法の概略を順を追っ
て図示した工程説明図である。
FIG. 2 is a process explanatory view showing the outline of a method for manufacturing a bumped tape in order.

【図3】本発明により得られたバンプ付きテープの1例
を示してある外観を示す部分平面図である。
FIG. 3 is a partial plan view showing an appearance showing an example of a tape with bumps obtained by the present invention.

【図4】本発明において使用されるホールおよび回路パ
ターン形成用のフォトマスクの1例を示す図である。
FIG. 4 is a diagram showing an example of a photomask for forming holes and circuit patterns used in the present invention.

【図5】本発明において使用される各種ホールパターン
形成用のフォトマスクの1例を示した図である。
FIG. 5 is a diagram showing an example of a photomask for forming various hole patterns used in the present invention.

【符号の説明】[Explanation of symbols]

1 上面金属層 2 ポリイミド樹脂基体 3 感光性レジスト層 4 感光性レジスト層 5 レジストパターン 6 ランド 7 レジストパターン 8 有機樹脂被膜層 9 ブラインドホール 10 ツーリングホール 11 有機樹脂被膜層 12 バンプ 13 TABテープ 14 外部回路 15 電極パッド 1 Upper surface metal layer 2 Polyimide resin base 3 Photosensitive resist layer 4 Photosensitive resist layer 5 Resist pattern 6 Land 7 Resist pattern 8 Organic resin coating layer 9 Blind hole 10 Tooling hole 11 Organic resin coating layer 12 Bump 13 TAB tape 14 External circuit 15 electrode pad

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ポリイミド樹脂フィルムの上面に直接に
金属層を形成したものを基体とし、金属層のある基体上
面および基体下面に感光性レジスト層を形成し、次いで
基体上面におけるレジスト層には所定のランドおよび回
路パターンを有するフォトマスクを施し、基体下面にお
けるレジスト層には所定の各種ホールパターンを有する
フォトマスクを施し、基体上面および基体下面に光を照
射し、次いで基体上面のレジストを現像して該基体の上
面にレジストパターンを形成する第1の工程、基体上面
に形成したレジストパターンに従って露出した金属層上
に電気めっきにより金属めっき層を積層し、次いで基体
上面のレジスト層を溶解除去することによって基体上面
にランドおよび回路パターンを形成し、次いで基体下面
のレジストを現像して該基体の下面にレジストパターン
を形成し、次いで基体上面全体にわたって有機樹脂被膜
を形成する第2の工程、基体下面に形成したレジストパ
ターンに従って露出したポリイミド樹脂を溶解除去する
ことにより所定の部分に所定の各種ホールを形成する第
3の工程、基体下面に形成された各種ホールのうち特定
のホールのみを有機樹脂被膜で被覆し、次いで基体下面
に形成された各種ホールのうち有機樹脂被膜で被覆され
ていないホールに電気めっきにより所定のバンプを形成
する第4の工程、基体上面および基体下面の有機樹脂被
膜を除去し、次いで基体上面に直接形成されていた該金
属層を溶解除去する第5の工程よりなることを特徴とす
るバンプ付きテープの製造方法。
1. A polyimide resin film having a metal layer directly formed on the upper surface thereof as a substrate, a photosensitive resist layer is formed on the upper surface and the lower surface of the substrate having the metal layer, and then a predetermined resist layer is formed on the upper surface of the substrate. Photomask with the land and circuit pattern of No. 2, and the resist layer on the lower surface of the substrate is provided with a photomask having various predetermined hole patterns, the upper surface and the lower surface of the substrate are irradiated with light, and then the resist on the upper surface of the substrate is developed. First step of forming a resist pattern on the upper surface of the substrate, a metal plating layer is laminated on the exposed metal layer according to the resist pattern formed on the upper surface of the substrate by electroplating, and then the resist layer on the upper surface of the substrate is dissolved and removed. To form lands and circuit patterns on the upper surface of the substrate, and then develop the resist on the lower surface of the substrate. Second step of forming a resist pattern on the lower surface of the substrate, and then forming an organic resin film over the entire upper surface of the substrate, by dissolving and removing the exposed polyimide resin in accordance with the resist pattern formed on the lower surface of the substrate to a predetermined portion. Third step of forming predetermined various holes, only specific holes among the various holes formed on the lower surface of the substrate are covered with the organic resin coating, and then various holes formed on the lower surface of the substrate are coated with the organic resin coating. Fourth step of forming a predetermined bump in an unetched hole by electroplating, removing the organic resin coating on the upper and lower surfaces of the substrate, and then dissolving and removing the metal layer directly formed on the upper surface of the substrate A method of manufacturing a tape with bumps, which comprises the steps of:
JP30787192A 1992-10-23 1992-10-23 Manufacture of bumped tape Pending JPH06140473A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30787192A JPH06140473A (en) 1992-10-23 1992-10-23 Manufacture of bumped tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30787192A JPH06140473A (en) 1992-10-23 1992-10-23 Manufacture of bumped tape

Publications (1)

Publication Number Publication Date
JPH06140473A true JPH06140473A (en) 1994-05-20

Family

ID=17974168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30787192A Pending JPH06140473A (en) 1992-10-23 1992-10-23 Manufacture of bumped tape

Country Status (1)

Country Link
JP (1) JPH06140473A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256207B1 (en) 1998-07-06 2001-07-03 Shinko Electric Industries Co., Ltd. Chip-sized semiconductor device and process for making same
US7534664B2 (en) 2003-07-31 2009-05-19 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing same
US7914268B2 (en) 2007-09-11 2011-03-29 Emerson Climate Technologies, Inc. Compressor having shell with alignment features

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256207B1 (en) 1998-07-06 2001-07-03 Shinko Electric Industries Co., Ltd. Chip-sized semiconductor device and process for making same
US7534664B2 (en) 2003-07-31 2009-05-19 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing same
US7914268B2 (en) 2007-09-11 2011-03-29 Emerson Climate Technologies, Inc. Compressor having shell with alignment features
US7959421B2 (en) 2007-09-11 2011-06-14 Emerson Climate Technologies, Inc. Compressor having a shutdown valve
US8356987B2 (en) 2007-09-11 2013-01-22 Emerson Climate Technologies, Inc. Compressor with retaining mechanism
US8793870B2 (en) 2007-09-11 2014-08-05 Emerson Climate Technologies, Inc. Compressor having shell with alignment features

Similar Documents

Publication Publication Date Title
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
KR850001363B1 (en) Method for manufacturing a fine patterned thick film conductor structure
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JPH10125818A (en) Substrate for semiconductor device, semiconductor device and manufacture thereof
JP2003264359A (en) Method for manufacturing microwave circuit base
JPH06140473A (en) Manufacture of bumped tape
JPH04181749A (en) Photomask for two-layer tab manufacture use
KR20090071494A (en) Manufacturing Method of Printed Wiring Board
JPH06181241A (en) Manufacture of tape with bump
JPH06140472A (en) Manufacture of tape with bump
JPH10335779A (en) Formation of pattern
JPH0563340A (en) Manufacture of wiring board provided with functional element
KR100511965B1 (en) A tin plating method of the tape substrate
JP2727870B2 (en) Film carrier tape and method of manufacturing the same
JPH0787205B2 (en) Two-layer TAB manufacturing method
KR100332886B1 (en) A method for manufacturing a flex type printed circuit board for packaging simiconductors
KR20050109653A (en) Preparation of semiconductor substrate by build up technology
KR101097418B1 (en) Flexible printed circuit board and method for fabricating the same
JPH0787203B2 (en) Two-layer TAB manufacturing method
JPH07256855A (en) Manufacture of metal mask
JPH0787204B2 (en) Two-layer TAB manufacturing method
JPH03119738A (en) Manufacture of two-layer tab
JPH06196529A (en) Manufacture of double layer tab
TW202439879A (en) Circuit board build-up process with better positioning accuracy
JPH07123178B2 (en) Flexible wiring board and manufacturing method thereof