JPH04329657A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04329657A JPH04329657A JP3100078A JP10007891A JPH04329657A JP H04329657 A JPH04329657 A JP H04329657A JP 3100078 A JP3100078 A JP 3100078A JP 10007891 A JP10007891 A JP 10007891A JP H04329657 A JPH04329657 A JP H04329657A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- lead frame
- shielding
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子を電磁的
外乱信号から遮蔽するための構造を有する半導体装置お
よびその製造方法に関するものである。
外乱信号から遮蔽するための構造を有する半導体装置お
よびその製造方法に関するものである。
【０００２】
【従来の技術】近年、電子技術の進歩は著しく、その応
用分野は民生、産業の分野を問わず拡がるとともに、様
々な機器に用いられている。また、その使用環境も様々
で、なかには電子機器及び、それを構成する半導体装置
の動作に対して極めて悪い影響を与える電磁的外乱信号
を有する環境も多く、逆に電子機器自身がその発生源と
成りうる場合も少なくない。電磁的外乱信号による影響
を防止する一つの対策として、導電性材料を用いて電子
機器自身あるいは、各半導体装置を個々に、電磁的外乱
信号から遮蔽保護する方法があげられる。
用分野は民生、産業の分野を問わず拡がるとともに、様
々な機器に用いられている。また、その使用環境も様々
で、なかには電子機器及び、それを構成する半導体装置
の動作に対して極めて悪い影響を与える電磁的外乱信号
を有する環境も多く、逆に電子機器自身がその発生源と
成りうる場合も少なくない。電磁的外乱信号による影響
を防止する一つの対策として、導電性材料を用いて電子
機器自身あるいは、各半導体装置を個々に、電磁的外乱
信号から遮蔽保護する方法があげられる。
【０００３】従来、この種の遮蔽器は被遮蔽物とは異な
った構成物を用い、電子機器への実装時に被遮蔽物とと
もに装着されるのが一般的で、以下、その構成について
図９および図１０を参照しながら説明する。図９は従来
の半導体装置の構造を示す外観透視斜視図、図１０は同
半導体装置の内部構造を示す側面断面図である。
った構成物を用い、電子機器への実装時に被遮蔽物とと
もに装着されるのが一般的で、以下、その構成について
図９および図１０を参照しながら説明する。図９は従来
の半導体装置の構造を示す外観透視斜視図、図１０は同
半導体装置の内部構造を示す側面断面図である。
【０００４】図に示すごとく、従来の半導体装置は、半
導体素子１をリードフレームの半導体素子搭載部２に載
置し、半導体素子１の電極体を金属細線３によってリー
ドフレームの電極部５に電気的接続をしたのち、外囲器
４に封入し、その周囲を覆う導電性材料により形成され
た遮蔽器９が装着されている。この遮蔽器９は所定の電
位を与えられることではじめて、電磁的外乱信号を遮蔽
するという機能を有することになるが、上記構成のまま
では遮蔽器９はいずれからも電気的に絶縁されており、
目的とする遮蔽器としてまったく機能しない。所定の電
位を与えるには、半導体素子１の所定の電極体と選択的
に電気的接続をし、遮蔽器９を所定の電位に保つことが
あげられ、これは最も簡易的であるが、被遮蔽物と遮蔽
器の間の距離が最小ですむため最も効果がある接続方法
である。
導体素子１をリードフレームの半導体素子搭載部２に載
置し、半導体素子１の電極体を金属細線３によってリー
ドフレームの電極部５に電気的接続をしたのち、外囲器
４に封入し、その周囲を覆う導電性材料により形成され
た遮蔽器９が装着されている。この遮蔽器９は所定の電
位を与えられることではじめて、電磁的外乱信号を遮蔽
するという機能を有することになるが、上記構成のまま
では遮蔽器９はいずれからも電気的に絶縁されており、
目的とする遮蔽器としてまったく機能しない。所定の電
位を与えるには、半導体素子１の所定の電極体と選択的
に電気的接続をし、遮蔽器９を所定の電位に保つことが
あげられ、これは最も簡易的であるが、被遮蔽物と遮蔽
器の間の距離が最小ですむため最も効果がある接続方法
である。
【０００５】具体的には、半導体装置を回路基板等に実
装するうえで、リードフレームの所定の電極部５と遮蔽
器電極部１０を金属ロウ材等を用い電気的に接続をする
ことで、遮蔽器９には、接続される所定の電極部５と同
じ電位が与えられることになり、電磁的外乱信号を遮蔽
するという本来の機能を果たすことになる。
装するうえで、リードフレームの所定の電極部５と遮蔽
器電極部１０を金属ロウ材等を用い電気的に接続をする
ことで、遮蔽器９には、接続される所定の電極部５と同
じ電位が与えられることになり、電磁的外乱信号を遮蔽
するという本来の機能を果たすことになる。
【０００６】
【発明が解決しようとする課題】このような従来の半導
体装置において、遮蔽器９を機能させるためには、実装
時での電気的接続を必要とするため組み立て工数並びに
、部品点数が増すこと、また、外囲器４の外部に遮蔽器
９を設けた構造のため、装置の小型化が困難で高密度実
装には向かない等の問題があった。また、半導体素子１
は外囲器４を介して遮蔽器９と隔たることとなり、その
距離ｄ′は半導体素子１表面からの外囲器厚により規制
されてしまう。その効果をより高めるためには、この距
離ｄ′をできるかぎり小さくすることが不可欠となり、
外囲器厚（距離ｄ′）が大きくなるような場合は、電磁
的外乱信号に対し十分な遮蔽効果を発揮できていないと
いう問題もあった。
体装置において、遮蔽器９を機能させるためには、実装
時での電気的接続を必要とするため組み立て工数並びに
、部品点数が増すこと、また、外囲器４の外部に遮蔽器
９を設けた構造のため、装置の小型化が困難で高密度実
装には向かない等の問題があった。また、半導体素子１
は外囲器４を介して遮蔽器９と隔たることとなり、その
距離ｄ′は半導体素子１表面からの外囲器厚により規制
されてしまう。その効果をより高めるためには、この距
離ｄ′をできるかぎり小さくすることが不可欠となり、
外囲器厚（距離ｄ′）が大きくなるような場合は、電磁
的外乱信号に対し十分な遮蔽効果を発揮できていないと
いう問題もあった。
【０００７】この発明の目的は、上記問題を解決するも
ので、実装工程が簡便にすみ、安価で小型の電磁的外乱
信号に対し高い遮蔽効果を有する半導体装置およびその
製造方法を提供することである。
ので、実装工程が簡便にすみ、安価で小型の電磁的外乱
信号に対し高い遮蔽効果を有する半導体装置およびその
製造方法を提供することである。
【０００８】
【課題を解決するための手段】請求項１記載の半導体装
置は、半導体素子と、この半導体素子の表面要域を覆う
遮蔽平板とを一つの外囲器に一体的に封入している。請
求項２記載の半導体装置は、請求項１記載の半導体装置
において、遮蔽平板と半導体素子の所定の電極体とを電
気的に接続したことを特徴とする。
置は、半導体素子と、この半導体素子の表面要域を覆う
遮蔽平板とを一つの外囲器に一体的に封入している。請
求項２記載の半導体装置は、請求項１記載の半導体装置
において、遮蔽平板と半導体素子の所定の電極体とを電
気的に接続したことを特徴とする。
【０００９】請求項３記載の半導体装置の製造方法は、
第１のリードフレームに半導体素子を載置し、遮蔽平板
を有する第２のリードフレームと第１のリードフレーム
とを位置合わせし、樹脂封止することを特徴とする。
第１のリードフレームに半導体素子を載置し、遮蔽平板
を有する第２のリードフレームと第１のリードフレーム
とを位置合わせし、樹脂封止することを特徴とする。
【００１０】
【作用】この発明の構成によれば、半導体素子とその表
面要域を覆う遮蔽平板とを外囲器内部に一体的に形成し
ているため、遮蔽平板を半導体素子に近接して配置する
ことができ、遮蔽平板を所定の電位に保つことにより、
半導体装置の動作に関わる電磁的外乱信号の影響は排除
され、安定で良好な動作を得ることができる。
面要域を覆う遮蔽平板とを外囲器内部に一体的に形成し
ているため、遮蔽平板を半導体素子に近接して配置する
ことができ、遮蔽平板を所定の電位に保つことにより、
半導体装置の動作に関わる電磁的外乱信号の影響は排除
され、安定で良好な動作を得ることができる。
【００１１】
【実施例】〔第１の実施例〕この発明の第１の実施例に
ついて図１，図２，図３および図４を参照しながら説明
する。図１はこの発明の第１の実施例の半導体装置の構
造を示す外観透視斜視図、図２は同半導体装置の内部構
造を示す側面断面図である。
ついて図１，図２，図３および図４を参照しながら説明
する。図１はこの発明の第１の実施例の半導体装置の構
造を示す外観透視斜視図、図２は同半導体装置の内部構
造を示す側面断面図である。
【００１２】この半導体装置は、半導体素子１を導電性
接着剤等により第１リードフレームの半導体素子搭載部
２に載置し、半導体素子１の電極体を金属細線３によっ
て第１リードフレームの電極部５と電気的接続をしたの
ち、遮蔽平板（導電性材料）１１を有する第２リードフ
レームとともに一体的に樹脂から成る外囲器４に封入し
、それぞれのリードフレームから下桟部７、中桟部６、
上桟部１３（図３，図４参照）を切断、取り除き単体に
分離される。ここで、外囲器４の形成にはトランスファ
ーモールド法を用いている。
接着剤等により第１リードフレームの半導体素子搭載部
２に載置し、半導体素子１の電極体を金属細線３によっ
て第１リードフレームの電極部５と電気的接続をしたの
ち、遮蔽平板（導電性材料）１１を有する第２リードフ
レームとともに一体的に樹脂から成る外囲器４に封入し
、それぞれのリードフレームから下桟部７、中桟部６、
上桟部１３（図３，図４参照）を切断、取り除き単体に
分離される。ここで、外囲器４の形成にはトランスファ
ーモールド法を用いている。
【００１３】図３および図４は同半導体装置の組み立て
工程の構成を示す斜視図である。第２リードフレームは
、第１リードフレームに載置した半導体素子１の表面を
遮蔽平板１１が覆うように対向し、かつ、第１リードフ
レームの電極部５の伸長方向とは反する方向に第２リー
ドフレームの遮蔽平板電極部１２が位置するよう成形金
型に挿着されるが、その位置決めは成形金型に突き出た
案内ピンと、それぞれのリードフレームの下桟部７、上
桟部１３に設けた位置合わせ穴８、１４によって行われ
る。また、第２リードフレームにはあらかじめ圧縮曲げ
加工が施され、遮蔽平板１１を含む先端部は、半導体素
子１の表面より所定の距離ｄ（図２）で離間するよう屈
曲させ、成形されている。但し、その距離ｄは金属細線
３と接触することなく、かつ、高い遮蔽効果を得るため
最小でなければならない。
工程の構成を示す斜視図である。第２リードフレームは
、第１リードフレームに載置した半導体素子１の表面を
遮蔽平板１１が覆うように対向し、かつ、第１リードフ
レームの電極部５の伸長方向とは反する方向に第２リー
ドフレームの遮蔽平板電極部１２が位置するよう成形金
型に挿着されるが、その位置決めは成形金型に突き出た
案内ピンと、それぞれのリードフレームの下桟部７、上
桟部１３に設けた位置合わせ穴８、１４によって行われ
る。また、第２リードフレームにはあらかじめ圧縮曲げ
加工が施され、遮蔽平板１１を含む先端部は、半導体素
子１の表面より所定の距離ｄ（図２）で離間するよう屈
曲させ、成形されている。但し、その距離ｄは金属細線
３と接触することなく、かつ、高い遮蔽効果を得るため
最小でなければならない。
【００１４】このように構成された半導体装置は、回路
基板に実装されて遮蔽平板１１に所定の電位が与えられ
、遮蔽器として機能することになる。ここで、遮蔽平板
１１は、遮蔽平板電極部１２を介し、半導体素子１が載
置された半導体素子搭載部２を有する第１リードフレー
ム電極部５と接続される。このため半導体素子１を表裏
から挟み覆うよう所定の電位に保たれた遮蔽平板が存在
することになり、その効果はより高いものとなる。
基板に実装されて遮蔽平板１１に所定の電位が与えられ
、遮蔽器として機能することになる。ここで、遮蔽平板
１１は、遮蔽平板電極部１２を介し、半導体素子１が載
置された半導体素子搭載部２を有する第１リードフレー
ム電極部５と接続される。このため半導体素子１を表裏
から挟み覆うよう所定の電位に保たれた遮蔽平板が存在
することになり、その効果はより高いものとなる。
【００１５】以上のように、この発明の第１の実施例に
よれば、遮蔽平板１１が半導体装置の外囲器４内部に一
体的に形成され、半導体素子１の表面全要域を覆うとと
もに、その表面より物理的に可能な限り最小の距離ｄに
配設され、かつ、所定の電位に保たれた遮蔽平板１１に
より半導体装置の動作に関わる電磁的外乱信号の影響は
排除され、安定で良好な動作を得ることができる。
よれば、遮蔽平板１１が半導体装置の外囲器４内部に一
体的に形成され、半導体素子１の表面全要域を覆うとと
もに、その表面より物理的に可能な限り最小の距離ｄに
配設され、かつ、所定の電位に保たれた遮蔽平板１１に
より半導体装置の動作に関わる電磁的外乱信号の影響は
排除され、安定で良好な動作を得ることができる。
【００１６】〔第２の実施例〕この発明の第２の実施例
について図５，図６，図７および図８を参照しながら説
明する。図５はこの発明の第２の実施例の半導体装置の
構造を示す外観透視斜視図、図６は同半導体装置の内部
構造を示す側面断面図である。
について図５，図６，図７および図８を参照しながら説
明する。図５はこの発明の第２の実施例の半導体装置の
構造を示す外観透視斜視図、図６は同半導体装置の内部
構造を示す側面断面図である。
【００１７】この半導体装置は、第１の実施例と同様、
同じ部品材料によって構成され、また、その組み立て方
法、電磁的外乱信号を遮蔽する構造に関して何ら変わる
ことなく同様の効果を有するが、第１の実施例と異なる
点は、その構造において既に第２リードフレームの遮蔽
平板（導電性材料）３１が、その遮蔽平板電極部３２を
介して、第１リードフレームの所定の電極部２２（半導
体素子１が載置された半導体素子搭載部２１を有する電
極部）と選択的に電気的接続されている点である。この
第１の実施例と異なる点について、図７および図８を参
照しながら説明する。
同じ部品材料によって構成され、また、その組み立て方
法、電磁的外乱信号を遮蔽する構造に関して何ら変わる
ことなく同様の効果を有するが、第１の実施例と異なる
点は、その構造において既に第２リードフレームの遮蔽
平板（導電性材料）３１が、その遮蔽平板電極部３２を
介して、第１リードフレームの所定の電極部２２（半導
体素子１が載置された半導体素子搭載部２１を有する電
極部）と選択的に電気的接続されている点である。この
第１の実施例と異なる点について、図７および図８を参
照しながら説明する。
【００１８】図７および図８は同半導体装置の組み立て
工程の構成を示す斜視図である。第１、第２それぞれの
リードフレームの配設状態が、第１の実施例とは異なり
、第１リードフレームの電極部２２の伸長方向と一致し
た方向に第２リードフレームの電極部３２が位置するた
め、外囲器４を形成後、それぞれが重複することになる
。ただし、この状態ではそれぞれが面接触をするに過ぎ
ず、残る組み立て工程におき、第１、第２リードフレー
ムの下桟部２４、３５、中桟部２３、３４を切断、取り
除いたのち、外囲器４より露出したそれぞれの電極部２
２、３２を金属ロウ材で被覆するよう表面処理を施すと
、それぞれは必然的に電気的接続されることとなる。 また、この表面処理は、電極部材の酸化防止、実装での
ロウ付け性向上等、製品価値を高める目的から従来より
実施されているもので、ここで、あえて用いたものでは
なく、組み立ての工数を増すものではない。最後にそれ
ぞれのリードフレームの上桟部２５、３６が切断、単体
に分離される。なお、２６ａ，２６ｂは第１リードフレ
ームの位置あわせ穴、３３は不完全電極、３７ａ，３７
ｂは第２リードフレームの位置あわせ穴である。
工程の構成を示す斜視図である。第１、第２それぞれの
リードフレームの配設状態が、第１の実施例とは異なり
、第１リードフレームの電極部２２の伸長方向と一致し
た方向に第２リードフレームの電極部３２が位置するた
め、外囲器４を形成後、それぞれが重複することになる
。ただし、この状態ではそれぞれが面接触をするに過ぎ
ず、残る組み立て工程におき、第１、第２リードフレー
ムの下桟部２４、３５、中桟部２３、３４を切断、取り
除いたのち、外囲器４より露出したそれぞれの電極部２
２、３２を金属ロウ材で被覆するよう表面処理を施すと
、それぞれは必然的に電気的接続されることとなる。 また、この表面処理は、電極部材の酸化防止、実装での
ロウ付け性向上等、製品価値を高める目的から従来より
実施されているもので、ここで、あえて用いたものでは
なく、組み立ての工数を増すものではない。最後にそれ
ぞれのリードフレームの上桟部２５、３６が切断、単体
に分離される。なお、２６ａ，２６ｂは第１リードフレ
ームの位置あわせ穴、３３は不完全電極、３７ａ，３７
ｂは第２リードフレームの位置あわせ穴である。
【００１９】以上のように、この発明の第２の実施例に
よれば第１の実施例と同様の効果が得られることはいう
までもなく、そのうえ半導体装置の構造において既に第
２リードフレームの遮蔽平板３１が第１リードフレーム
の所定の電極部２２と選択的に電気的接続されているた
め、回路基板等への実装において、あえてこれらを電気
的接続する作業が必要でなく、工数の削減も可能とする
。
よれば第１の実施例と同様の効果が得られることはいう
までもなく、そのうえ半導体装置の構造において既に第
２リードフレームの遮蔽平板３１が第１リードフレーム
の所定の電極部２２と選択的に電気的接続されているた
め、回路基板等への実装において、あえてこれらを電気
的接続する作業が必要でなく、工数の削減も可能とする
。
【００２０】なお、各実施例において、半導体素子１の
種別は何ら限定していないが、全ての半導体素子に関し
応用することができる。
種別は何ら限定していないが、全ての半導体素子に関し
応用することができる。
【００２１】
【発明の効果】この発明の半導体装置およびその製造方
法によれば、半導体素子の表面要域を覆い所定の電位に
保たれる遮蔽平板を半導体素子に近接して配置し、外囲
器内部に一体的に形成することにより、実装工程が簡便
にすみ、安価で小型の構造を有するとともに、電磁的外
乱信号に対し高い遮蔽効果を有し、安定で良好な動作を
得ることができる。
法によれば、半導体素子の表面要域を覆い所定の電位に
保たれる遮蔽平板を半導体素子に近接して配置し、外囲
器内部に一体的に形成することにより、実装工程が簡便
にすみ、安価で小型の構造を有するとともに、電磁的外
乱信号に対し高い遮蔽効果を有し、安定で良好な動作を
得ることができる。
【図１】この発明の第１の実施例の半導体装置の構造を
示す外観透視斜視図である。
示す外観透視斜視図である。
【図２】同半導体装置の内部構造を示す側面断面図であ
る。
る。
【図３】同半導体装置の組み立て工程の構成を示す斜視
図である。
図である。
【図４】同半導体装置の組み立て工程の構成を示す斜視
図である。
図である。
【図５】この発明の第２の実施例の半導体装置の構造を
示す外観透視斜視図である。
示す外観透視斜視図である。
【図６】同半導体装置の内部構造を示す側面断面図であ
る。
る。
【図７】同半導体装置の組み立て工程の構成を示す斜視
図である。
図である。
【図８】同半導体装置の組み立て工程の構成を示す斜視
図である。
図である。
【図９】従来の半導体装置の構造を示す外観透視斜視図
である。
である。
【図１０】同半導体装置の内部構造を示す側面断面図で
ある。
ある。
１ 半導体素子
２ 第１リードフレーム半導体素子搭載部３
金属細線 ４ 外囲器 ５ 第１リードフレーム電極部
金属細線 ４ 外囲器 ５ 第１リードフレーム電極部
Claims (3)
- 【請求項１】 半導体素子と、この半導体素子の表面
要域を覆う遮蔽平板とを一つの外囲器に一体的に封入し
た半導体装置。 - 【請求項２】 遮蔽平板と半導体素子の所定の電極体
とを電気的に接続したことを特徴とする請求項１記載の
半導体装置。 - 【請求項３】 半導体素子を樹脂封止する半導体装置
の製造方法であって、第１のリードフレームに前記半導
体素子を載置し、遮蔽平板を有する第２のリードフレー
ムと前記第１のリードフレームとを位置合わせし、樹脂
封止することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3100078A JP2970952B2 (ja) | 1991-05-01 | 1991-05-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3100078A JP2970952B2 (ja) | 1991-05-01 | 1991-05-01 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04329657A true JPH04329657A (ja) | 1992-11-18 |
| JP2970952B2 JP2970952B2 (ja) | 1999-11-02 |
Family
ID=14264413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3100078A Expired - Fee Related JP2970952B2 (ja) | 1991-05-01 | 1991-05-01 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2970952B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06254633A (ja) * | 1993-03-08 | 1994-09-13 | Uchinuki:Kk | 打抜き加工装置 |
-
1991
- 1991-05-01 JP JP3100078A patent/JP2970952B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06254633A (ja) * | 1993-03-08 | 1994-09-13 | Uchinuki:Kk | 打抜き加工装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2970952B2 (ja) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5939784A (en) | Shielded surface acoustical wave package | |
| JP4159636B2 (ja) | 電子部品パッケージ及びその製造方法 | |
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| JP2600366B2 (ja) | 半導体チップの実装方法 | |
| JPH0818390A (ja) | 弾性表面波装置 | |
| JPH04329657A (ja) | 半導体装置およびその製造方法 | |
| JPH10233593A (ja) | 電磁シールド付きｅｌ用ｓｍｄドライバモジュールとその製造方法 | |
| JPH0878954A (ja) | 発振器およびその製造方法 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JP2901941B2 (ja) | 高周波電力用半導体装置 | |
| JPS62235799A (ja) | 混成集積回路装置 | |
| JPS63105509A (ja) | 電子部品装置 | |
| JPH0982826A (ja) | 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造 | |
| JPS6366959A (ja) | 多重リ−ドフレ−ム | |
| JPS597769Y2 (ja) | 弾性表面波装置 | |
| JP3107648B2 (ja) | 半導体装置 | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JPH06163810A (ja) | ハイブリッドｉｃ面実装用リードブロック | |
| JPS63307762A (ja) | 半導体装置 | |
| JPH0537540Y2 (ja) | ||
| JP3103741B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH01318259A (ja) | 混成集積回路装置 | |
| KR100228266B1 (ko) | 탄성표면파필터의 조립방법 | |
| JP2788938B2 (ja) | 高周波用フレキシブル配線板 | |
| JPS5827554Y2 (ja) | 弾性表面波装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |