JPH04322568A

JPH04322568A - 映像信号処理装置

Info

Publication number: JPH04322568A
Application number: JP3090373A
Authority: JP
Inventors: Takuji Okamoto; 岡本　卓二; Masanori Hamada; 浜田　雅則; Kenta Sagawa; 寒川　賢太
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-04-22
Filing date: 1991-04-22
Publication date: 1992-11-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、カラーテレビジョン受
像機における映像信号のエッジ部分を補正する映像信号
処理装置に関するものである。

【０００２】

【従来の技術】従来、カラーテレビジョン信号の伝送系
においては、伝送の帯域が制限されているために受像機
で再現される画像の鮮鋭度は低下してしまう。例えば、
ＮＴＳＣ方式においては輝度信号の帯域は０〜４．２［
ＭＨｚ］に制限されている。このため理想的な撮像管で
撮影した場合であっても、輝度信号の白黒変化時の信号
は、受像機では信号の立ち上がりや立ち下がりの傾斜が
ある値以上鋭くならず、画面上ではエッジ部分がややぼ
けて見える。

【０００３】このような画像のぼけを改善するために、
近年、映像信号処理装置においては、遅延線を使用して
２次微分をつくり、原信号に加えるエッジ補正が行われ
ている。

【０００４】以下に従来の映像信号処理装置について説
明する。（図４）は従来の映像信号処理装置のブロック
図を示すものである。（図４）において、１は映像信号
入力端子、２１および２２は１画素の遅延線、２３，２
４，２５は乗算器、２６は加算器、２７はエッジ補正レ
ベルを変えるゲインコントローラ、２８は加算器、７は
出力端子である。（図５）はこの回路の各部ａ〜ｉにおける動作波形を示
したものである。

【０００５】以上のように構成された映像信号処理装置
について、以下その動作について（図４），（図５）を
参照しながら説明する。まず（図４）において、入力端
子１から入力された映像信号は遅延線２１、乗算器２３
に供給される。遅延線２１の出力は遅延線２２、乗算器
２４および加算器２８に供給される。遅延線２２の出力
は乗算器２５に供給される。例えば、入力端子１（ａ点
）に（図５（ａ））のような波形をもつ映像信号が入力
されたとすると、ｂ，ｃ点での信号の波形は（図５（ｂ
）），（図５（ｃ））のようになる。ａ，ｂ，ｃ点での
信号は、それぞれ乗算器２３，２４，２５に供給される
。各乗算器の係数がＫａ＝−１，Ｋｂ＝２，Ｋｃ＝−１
とすると、ｄ，ｅ，ｆ点では（図５（ｄ）），（図５（
ｅ）），（図５（ｆ））に示す波形をもつ信号が得られ
る。これら３つの信号は加算器２６に加えられ、その結
果ｇ点では、（図５（ｇ））に示すような原信号を２次
微分した信号波形が得られる。加算器２６の出力はゲイ
ンコントローラ２７により任意のゲインで振幅を調整さ
れ、加算器２８に加えられる。例えばゲインを１／２と
すると、ｈ点での信号波形は（図５（ｈ））に示すよう
になる。ゲインコントローラ２７の出力は遅延線２１の
出力とともに加算器２８に加えられ、ｉ点では（図５（
ｉ））に示す波形をもった信号が得られ、出力端子７か
ら出力される。

【０００６】以上のように構成された従来の映像信号処
理装置においては、エッジ部分の立った信号が得られ、
エッジ補正が行われる。

【０００７】

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、エッジ部分にアンダーシュートおよびオ
ーバーシュートが付加されるため、画像のエッジ部分に
白や黒の縁取りがついてしまうという問題点を有してい
た。

【０００８】本発明は上記従来の問題点を解決するもの
で、アンダーシュートおよびオーバーシュートを付加せ
ずにエッジ部分を立たせ、エッジ補正をする映像信号処
理装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】この目的を達成するため
に本発明の映像信号処理装置は、入力として供給される
映像信号を遅延する第１の遅延回路と、前記入力として
供給される映像信号と前記第１の遅延回路の出力の差を
とる減算器と、前記減算器の出力を遅延する第２の遅延
回路と、前記減算器の出力と前記第２の遅延回路の出力
を選択する選択器と、前記減算器の出力と前記第２の遅
延回路の出力を入力とする演算処理回路とを備え、前記
演算処理回路の出力信号で前記選択器を制御する構成を
有している。

【００１０】

【作用】この構成によって、アンダーシュートおよびオ
ーバーシュートをつけずにエッジ部分を立たせるため、
画像のエッジ部分に白や黒の縁取りをつけずにエッジ補
正が行える。

【００１１】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。

【００１２】（図１）は本発明の実施例における映像信
号処理装置のブロック図を示すものである。（図１）に
おいて、１は映像信号入力端子、２は第１の遅延回路、
３は減算器、４は第２の遅延回路、１０は演算処理回路
、５は選択器、６は加算器、７は出力端子である。また
、第１の遅延回路２および第２の遅延回路４の遅延時間
はともにτであるとする。この回路において、まず入力
端子１から入力された映像信号は、第１の遅延回路２で
遅延される。この遅延信号と入力映像信号はともに減算
器３の入力となって、その差が減算器３から出力される
。この信号は選択器５の一方の入力端子に供給される。ま
た、もう一方の入力端子へは、減算器３の出力を第２の
遅延回路４により遅延させた信号が供給される。また、
減算器３の出力と第２の遅延回路の出力は演算処理回路
１０の入力となり、その出力は選択器５の制御信号とな
っている。この制御信号によって選択器５に入力された
２つの入力信号のうちから一方の信号が選択され、加算
器６の一方の入力となる。加算器６のもう一方の入力端
子へは第１の遅延回路の出力が供給されており、加算結
果は出力端子７から出力される。

【００１３】（図２）は上記演算処理回路１０の一例を
示すブロック図である。（図２）において、１１は第１
の絶対値回路、１２は第２の絶対値回路、１３は比較器
である。この回路において、入力される２つの信号はそれぞれ第
１の絶対値回路１１および第２の絶対値回路１２で絶対
値がとられて比較器１３の入力となる。そして比較器１
３の出力は選択器５の制御信号となっている。

【００１４】以上のように構成された映像信号処理装置
について、（図３）を用いてその動作を説明する。

【００１５】（図３）はこの回路の各部ａ〜ｈにおける
動作波形を示したものである。例えば、入力端子１から
（図３（ａ））のような波形をもつ映像信号が入力され
た場合を考える。この入力信号は第１の遅延回路２によ
り遅延され、ｂ点では（図３（ｂ））に示す波形となる
。ａ、ｂ点での信号は減算器３へ供給され、ｃ点では（
図３（ｃ））に示すような波形が得られる。この信号は
第２の遅延回路４により遅延され、ｄ点では（図３（ｄ
））に示す波形が得られる。ｃ、ｄ点での信号はそれぞ
れ絶対値回路１１、１２に供給されて絶対値がとられ、
（図３（ｅ）），（図３（ｆ））に示す波形となる。こ
れら２つの信号は比較器１３へ供給されており、その出
力は選択器５の制御信号となっている。選択器５の２つ
の入力端子へは、ｃ，ｄ点での信号が供給されており、
制御信号によっていずれか一方の入力が選択され、出力
される。例えば、比較器１３でｅ点とｆ点の波形を比較
し、ｅ＜ｆのとき０を出力し、ｅ≧ｆのとき１を出力す
るものとして、これを選択器５の制御信号とする。そし
て選択器５では、制御信号が０のときにはｃ点での信号
を出力し、制御信号が１のときにはｄ点での信号を出力
する。つまり、選択器５の出力としては、ｅ＜ｆのとき
にはｃとなり、ｅ≧ｆのときにはｄとなる。この結果、
ｇ点では（図３（ｇ））に示す波形が得られる。そして
、この信号は、ｂ点での信号と加算器６で加算され、（
図３（ｈ））に示す波形をもった信号となって出力端子
７から出力される。なお、（図３）の動作波形は、遅延
回路２，４の遅延時間τを入力される映像信号の立ち上
がり時間の１／２に設定した場合の波形である。

【００１６】以上のように本実施例によれば、第１の遅
延回路と減算器から入力映像信号を１次微分した信号を
得、この信号と、この信号を第２の遅延回路で遅延させ
た信号の両者をともに演算処理回路およびこの回路の出
力で制御される選択器の入力とすることにより、映像信
号のエッジ部分を補正する信号が得られる。そして、こ
の補正信号を利用することにより、映像信号のエッジ部
分の勾配を大きくし、かつアンダーシュートおよびオー
バーシュートのつかないエッジ補正が行える。この結果
、エッジ部分に白や黒の縁取りのつかない鮮明な画像を
得ることができる。

【００１７】

【発明の効果】以上のように本発明は、入力として供給
される映像信号を遅延する第１の遅延回路と、前記入力
として供給される映像信号と前記第１の遅延回路の出力
の差をとる減算器と、前記減算器の出力を遅延する第２
の遅延回路と、前記減算器の出力と前記第２の遅延回路
の出力を選択する選択器と、前記減算器の出力と前記第
２の遅延回路の出力を入力とする演算処理回路とを備え
、前記演算処理回路の出力信号で前記選択器を制御する
ことにより、映像信号のエッジ部分の勾配を大きくし、
かつアンダーシュートおよびオーバーシュートのつかな
いエッジ補正が行える。この結果、エッジ部分に白や黒
の縁取りのつかない鮮明な画像を得ることができる。ま
た、エッジ部分を垂直に立たせてしまうのではなく、勾
配を大きくするにとどめているため、撮像時の画像本来
の階調性を失うことなく、自然に近いより鮮明な画像を
得ることができる優れた映像信号処理装置を実現できる
ものである。

【図面の簡単な説明】

【図１】本発明の実施例における映像信号処理装置のブ
ロック図

【図２】実施例における演算処理回路のブロック図

【図
３】同実施例の動作波形図

【図４】従来の映像信号処理装置のブロック図

【図５】
従来例の動作波形図

【符号の説明】

２，４　　遅延回路３　　減算器１０　　演算処理回路５　　選択器６　　加算器

Claims

【特許請求の範囲】

【請求項１】　　入力として供給される映像信号を遅延
する第１の遅延回路と、前記入力として供給される映像
信号と前記第１の遅延回路の出力の差をとる減算器と、
前記減算器の出力を遅延する第２の遅延回路と、前記減
算器の出力と前記第２の遅延回路の出力を選択する選択
器と、前記減算器の出力と前記第２の遅延回路の出力を
入力とする演算処理回路とを備え、前記演算処理回路の
出力信号で前記選択器を制御することを特徴とする映像
信号処理装置。
【請求項２】　　演算処理回路は、減算器の出力信号の
絶対値をとる第１の絶対値回路と、第２の遅延回路の出
力信号の絶対値をとる第２の絶対値回路と、前記第１、
第２の絶対値回路の出力を比較する比較器とを備え、前
記第２の絶対値回路の出力が大きい場合、選択器に入力
された前記減算器の出力と前記第２の遅延回路の出力の
うち前記減算器の出力を選択する制御信号を出力し、そ
れ以外の場合、選択器に入力された前記減算器の出力と
前記第２の遅延回路の出力のうち前期第２の遅延回路の
出力を選択する制御信号を出力することを特徴とする請
求項１記載の映像信号処理装置。