JPH0430563A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0430563A JPH0430563A JP13804990A JP13804990A JPH0430563A JP H0430563 A JPH0430563 A JP H0430563A JP 13804990 A JP13804990 A JP 13804990A JP 13804990 A JP13804990 A JP 13804990A JP H0430563 A JPH0430563 A JP H0430563A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- lead frame
- chip
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000003825 pressing Methods 0.000 abstract description 3
- 239000002184 metal Substances 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007665 sagging Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
口産業上の利用分野]
本発明は、半導体集積回路装置の製造技術に関し、特に
複数の半導体チップがリードフレームに搭載されるハイ
ブリッド構造の半導体集積回路装置に適用して有効な技
術に関する。
複数の半導体チップがリードフレームに搭載されるハイ
ブリッド構造の半導体集積回路装置に適用して有効な技
術に関する。
[従来の技術]
従来、ハイブリッド構造の半導体集積回路装置として、
たとえばプラスチックパッケージの半導体集積回路装置
においては、日経BP社、平成1年12月1日発行、「
日経マイクロデバイス・1989年12月号JP32〜
P40なトノ文献ニ記載されるように、チップがポリイ
ミド樹脂などの基板上にベレット付けされ、この基板が
リードフレームのグイパッド上に接合される。さらに、
チップとリードフレームとが金属線によりワイヤボンデ
ィングされ、トランスファー成形によりレジンモールド
されてプラスチックパッケージに形成されるものがある
。
たとえばプラスチックパッケージの半導体集積回路装置
においては、日経BP社、平成1年12月1日発行、「
日経マイクロデバイス・1989年12月号JP32〜
P40なトノ文献ニ記載されるように、チップがポリイ
ミド樹脂などの基板上にベレット付けされ、この基板が
リードフレームのグイパッド上に接合される。さらに、
チップとリードフレームとが金属線によりワイヤボンデ
ィングされ、トランスファー成形によりレジンモールド
されてプラスチックパッケージに形成されるものがある
。
また、近年の実装密度の向上に伴う半導体集積回路装置
においては、チップの集積度を上げるために1つのパッ
ケージに複数のチップが収納され、基板に代えてポリイ
ミド樹脂系の接合用テープが用いられ、このテープ上に
複数のチップが接着され、さらにリードフレームのイン
ナーリードに接着される半導体集積回路装置が提案され
ている。
においては、チップの集積度を上げるために1つのパッ
ケージに複数のチップが収納され、基板に代えてポリイ
ミド樹脂系の接合用テープが用いられ、このテープ上に
複数のチップが接着され、さらにリードフレームのイン
ナーリードに接着される半導体集積回路装置が提案され
ている。
[発明が解決しようとする課題]
ところが、前記のテープを使用した従来技術においては
、パッケージ当りの集積度の向上によりテープの面積が
増大され、これに伴ってリードフレームのインナーリー
ドとテープとの接着強度が得られず、テープのたるみお
よびインナーリードからの剥離などが生じ易く、テープ
上からインナーリードにボンディングされる金属線に変
形などが発生されるという欠点がある。
、パッケージ当りの集積度の向上によりテープの面積が
増大され、これに伴ってリードフレームのインナーリー
ドとテープとの接着強度が得られず、テープのたるみお
よびインナーリードからの剥離などが生じ易く、テープ
上からインナーリードにボンディングされる金属線に変
形などが発生されるという欠点がある。
従って、金属線の断線などによってチップとインナーリ
ードとの接続不良が発生し易いという問題がある。
ードとの接続不良が発生し易いという問題がある。
そこで、本発明の目的は、リードフレームのインナーリ
ードとテープとの充分な接着強度が得られ、金属線の接
続不良の防止が可能とされるハイブリッド構造の半導体
集積回路装置を提供することにある。
ードとテープとの充分な接着強度が得られ、金属線の接
続不良の防止が可能とされるハイブリッド構造の半導体
集積回路装置を提供することにある。
本発明の前8己ならびにその他の目的と新規な特徴は、
本明細書の記述右よび添付図面から明らかになるであろ
う。
本明細書の記述右よび添付図面から明らかになるであろ
う。
口課題を解決するための手段]
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、本発明の半導体集積回路装置は、複数の半導
体チップがリードフレームに搭載されるハイブリッド構
造の半導体集積回路装置であって、複数の半導体チップ
とリードフレームとが接着され、かつこれらの複数の半
導体チップのチップ電極およびリードフレームのインナ
ーリードに接続される接続配線が形成された接合用テー
プを備え、この接合用テープを介して複数の半導体チッ
プがリードフレームに搭載され、リードフレームのイン
ナーリードが半導体チップの搭載側に延長して形成され
るものである。
体チップがリードフレームに搭載されるハイブリッド構
造の半導体集積回路装置であって、複数の半導体チップ
とリードフレームとが接着され、かつこれらの複数の半
導体チップのチップ電極およびリードフレームのインナ
ーリードに接続される接続配線が形成された接合用テー
プを備え、この接合用テープを介して複数の半導体チッ
プがリードフレームに搭載され、リードフレームのイン
ナーリードが半導体チップの搭載側に延長して形成され
るものである。
[作用コ
前記した半導体集積回路装置によれば、複数の半導体チ
ップが接合用テープにより接着されてリードフレームに
搭載される場合に、リードフレームのインナーリードが
半導体チップの搭載側に延長して形成されることにより
、接合用テープとリードフレームとの接着面積を大きく
することができるので、充分な接着強度を得ることがで
きる。
ップが接合用テープにより接着されてリードフレームに
搭載される場合に、リードフレームのインナーリードが
半導体チップの搭載側に延長して形成されることにより
、接合用テープとリードフレームとの接着面積を大きく
することができるので、充分な接着強度を得ることがで
きる。
これにより、接合用テープとリードフレームとの確実な
接着が可能となり、接合用テープのたるみおよびインナ
ーリードからの剥離などを低減することができる。
接着が可能となり、接合用テープのたるみおよびインナ
ーリードからの剥離などを低減することができる。
口実絶倒]
第1図は本発明の一実施例である半導体集積回路装置の
要部を示す斜視図、第2図は本実施例の半導体集積回路
装置に用いられる接合用テープを示す詳細図、第3図は
本実施例の半導体集積回路装置の製造工程を示す断面図
である。
要部を示す斜視図、第2図は本実施例の半導体集積回路
装置に用いられる接合用テープを示す詳細図、第3図は
本実施例の半導体集積回路装置の製造工程を示す断面図
である。
まず、第1図により本実施例の半導体集積回路装置の構
成を説明する。
成を説明する。
本実施例の半導体集積回路装置は、たとえば複数のチッ
プが搭載されるハイブリッド構造の半導体集積回路装置
1とされ、集積回路が形成されたチップ2と、このチッ
プ2が搭載されるリードフレーム3と、チップ2および
リードフレーム3が接着されるテープ4とから構成され
ている。そして、チップ2およびリードフレーム3とテ
ープ4の接続配線とが金属線5によって接続されている
。
プが搭載されるハイブリッド構造の半導体集積回路装置
1とされ、集積回路が形成されたチップ2と、このチッ
プ2が搭載されるリードフレーム3と、チップ2および
リードフレーム3が接着されるテープ4とから構成され
ている。そして、チップ2およびリードフレーム3とテ
ープ4の接続配線とが金属線5によって接続されている
。
チップ2は、その主面に複数のチップ電極2aが形成さ
れ、ワイヤボンディングによって接続される構造となっ
ている。
れ、ワイヤボンディングによって接続される構造となっ
ている。
リードフレーム3は、チップ2と接続されるインナーリ
ード3aと、外部との接続のためのアウターリード3b
とを備えている。そして、一部のインナーリード3aが
チップ2の搭載側に延長して形成され、インナーリード
3aとテープ4との接着面積が大きくできる構造となっ
ている。
ード3aと、外部との接続のためのアウターリード3b
とを備えている。そして、一部のインナーリード3aが
チップ2の搭載側に延長して形成され、インナーリード
3aとテープ4との接着面積が大きくできる構造となっ
ている。
テープ4は、たとえばポリイミド樹脂系のテープ4とさ
れ、その表面に第2図に示すようにチップ2およびリー
ドフレーム3と接着される接着材6が被着されている。
れ、その表面に第2図に示すようにチップ2およびリー
ドフレーム3と接着される接着材6が被着されている。
また、テープ4の表面には接続配線4aが形成され、金
属線5によってチツブ2およびインナーリード3aと接
続される構造となっている。
属線5によってチツブ2およびインナーリード3aと接
続される構造となっている。
そして、以上のように形成されるチップ2およびリード
フレーム3は、チップ2がテープ4を介してリードフレ
ーム3に搭載され、さらに封止材7によってレジンモー
ルドされ、パッケージ構造の半導体集積回路装置1に形
成される。
フレーム3は、チップ2がテープ4を介してリードフレ
ーム3に搭載され、さらに封止材7によってレジンモー
ルドされ、パッケージ構造の半導体集積回路装置1に形
成される。
次に、本実施例の作用について、第3図(a)〜(社)
に基づいて説明する。
に基づいて説明する。
始めに、あらかじめ単体に分割されたチップ2をそれぞ
れテープ4上の所定の位置に位置合わせし、チップ2を
テープ4に押し付けて第3図(a)のようにチップ2と
テープ4との接着を行う。
れテープ4上の所定の位置に位置合わせし、チップ2を
テープ4に押し付けて第3図(a)のようにチップ2と
テープ4との接着を行う。
さらに、チップ2が接着されたテープ4とリードフレー
ム3との位置決めを行い、テープ4にリードフレーム3
のインナーリード3aを押し付けて第3図的のようにイ
ンナーリード3aとテープ4との接着を行う。この場合
に、チップ2の搭載側に一部のインナーリード3aが延
長して形成されるので、インナーリード3aとテープ4
との接着面積を大きくすることができる。
ム3との位置決めを行い、テープ4にリードフレーム3
のインナーリード3aを押し付けて第3図的のようにイ
ンナーリード3aとテープ4との接着を行う。この場合
に、チップ2の搭載側に一部のインナーリード3aが延
長して形成されるので、インナーリード3aとテープ4
との接着面積を大きくすることができる。
続いて、チップ2およびインナーリード3aがテープ4
を介して接着された状態において、チップ2のチップ電
極2aとテープ4上の接続配線4a1およびインナーリ
ード3aとテープ4上の接続配線4aとの間を金属線5
によって第3図(C)のようにワイヤボンディングする
。
を介して接着された状態において、チップ2のチップ電
極2aとテープ4上の接続配線4a1およびインナーリ
ード3aとテープ4上の接続配線4aとの間を金属線5
によって第3図(C)のようにワイヤボンディングする
。
さらに、組み立てられた半導体集積回路装置1を実装可
能とするために、プラスチックなどの封止材7によって
トランスファーモールド成形を行った後に、アウターリ
ード3bの曲げ成形を行い、第3図(6)のようなプラ
スチックによって封止されたパッケージ構造の半導体集
積回路装置11を形成する。
能とするために、プラスチックなどの封止材7によって
トランスファーモールド成形を行った後に、アウターリ
ード3bの曲げ成形を行い、第3図(6)のようなプラ
スチックによって封止されたパッケージ構造の半導体集
積回路装置11を形成する。
以上のように、本実施例の半導体集積回路装置1によれ
ば、リードフレーム3の一部のインナーリード3aがチ
ップ2の搭載側に延長して形成されることにより、イン
ナーリード3aとテープ4との接着面積を大きくするこ
とができ、充分な接着強度を得ることができるので確実
な接着が可能となる。
ば、リードフレーム3の一部のインナーリード3aがチ
ップ2の搭載側に延長して形成されることにより、イン
ナーリード3aとテープ4との接着面積を大きくするこ
とができ、充分な接着強度を得ることができるので確実
な接着が可能となる。
これにより、従来のようなテープ4のたるみ右よびイン
ナーリード3aからの剥離などが低減され、テープ4上
からインナーリード3aにボンディングされる金属[5
に変形などを発生することがないので、金属線5の接続
不良の防止が可能となる。
ナーリード3aからの剥離などが低減され、テープ4上
からインナーリード3aにボンディングされる金属[5
に変形などを発生することがないので、金属線5の接続
不良の防止が可能となる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、本実施例の半導体集積回路装置lについては
、プラスチックの封止材7によってレジンモールドされ
る半導体集積回路装置1である場合について説明したが
、本発明は前記実施例に限定されるものではなく、たと
えばキャップにより気密封止される半導体集積回路装置
1についても広く適用可能である。
、プラスチックの封止材7によってレジンモールドされ
る半導体集積回路装置1である場合について説明したが
、本発明は前記実施例に限定されるものではなく、たと
えばキャップにより気密封止される半導体集積回路装置
1についても広く適用可能である。
また、本実施例におけるリードフレーム3については、
一部のインナーリード3aのみが延長して形成される場
合について説明したが、配置およびスペース的な制限を
考慮してより多くのインナーリード3aを延長して形成
することが望ましい。
一部のインナーリード3aのみが延長して形成される場
合について説明したが、配置およびスペース的な制限を
考慮してより多くのインナーリード3aを延長して形成
することが望ましい。
さらに、本実施例のテープ4はポリイミド樹脂系の材料
に限定されるものではなく、他の樹脂材料で形成される
テープ4についても適用可能である。
に限定されるものではなく、他の樹脂材料で形成される
テープ4についても適用可能である。
[発明の効果]
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
(1)、複数の半導体チップがリードフレームに搭載さ
れるハイブリッド構造の半導体集積回路装置において、
複数の半導体チップとリードフレームとが接着され、か
つこれらの複数の半導体チップのチップ電極およびリー
ドフレームのインナーリードに接続される接続配線が形
成された接合用テープを備え、この接合用テープを介し
て複数の半導体チップがリードフレームに搭載され、リ
ードフレームのインナーリードが半導体チップの搭載側
に延長して形成されることにより、接合用テープとリー
ドフレームとの接着面積を大きくすることができ、充分
な接着強度を得ることができるので、接合用テープとリ
ードフレームとの確実な接着が可能となる。この結果、
従来のような接合用テープのたるみおよびインナーリー
ドからの剥離などが低減され、接合用テープの変形の防
止が可能となる。
れるハイブリッド構造の半導体集積回路装置において、
複数の半導体チップとリードフレームとが接着され、か
つこれらの複数の半導体チップのチップ電極およびリー
ドフレームのインナーリードに接続される接続配線が形
成された接合用テープを備え、この接合用テープを介し
て複数の半導体チップがリードフレームに搭載され、リ
ードフレームのインナーリードが半導体チップの搭載側
に延長して形成されることにより、接合用テープとリー
ドフレームとの接着面積を大きくすることができ、充分
な接着強度を得ることができるので、接合用テープとリ
ードフレームとの確実な接着が可能となる。この結果、
従来のような接合用テープのたるみおよびインナーリー
ドからの剥離などが低減され、接合用テープの変形の防
止が可能となる。
(2)、前記(1)により、リードフレームのインナー
リードと接合用テープとの接続において、金属線の変形
などを発生することがないので、接続不良の防止が可能
とされるハイブリッド構造の半導体集積回路装置を得る
ことができる。
リードと接合用テープとの接続において、金属線の変形
などを発生することがないので、接続不良の防止が可能
とされるハイブリッド構造の半導体集積回路装置を得る
ことができる。
(3)、前記(1)および(2)により、ワイヤボンデ
ィングなどの製造の容易化と、製造工程における歩留り
の向上が可能とされる半導体集積回路装置を得ることが
できる。
ィングなどの製造の容易化と、製造工程における歩留り
の向上が可能とされる半導体集積回路装置を得ることが
できる。
第1図は本発明の一実施例である半導体集積回路装置の
要部を示す斜視図、 第2図は本実施例の半導体集積回路装置に用いられる接
合用テープを示す詳細図、 第3図(a)〜(6)はそれぞれ本実施例の半導体集積
回路装置の製造工程を順次示す断面図である。 l・・・半導体集積回路装置、2・・・チップ、2a・
・・チップ電極、3・・・リードフレーム、3a・・・
インナーリード、3b・・・アウターリード、4・・・
テープ、4a・・・接続配線、5・・・金属線、6・・
・接着材、7・・・封止材。 代理人 弁理士 筒 井 大 和 第 図 第 図 第 図
要部を示す斜視図、 第2図は本実施例の半導体集積回路装置に用いられる接
合用テープを示す詳細図、 第3図(a)〜(6)はそれぞれ本実施例の半導体集積
回路装置の製造工程を順次示す断面図である。 l・・・半導体集積回路装置、2・・・チップ、2a・
・・チップ電極、3・・・リードフレーム、3a・・・
インナーリード、3b・・・アウターリード、4・・・
テープ、4a・・・接続配線、5・・・金属線、6・・
・接着材、7・・・封止材。 代理人 弁理士 筒 井 大 和 第 図 第 図 第 図
Claims (1)
- 1、複数の半導体チップがリードフレームに搭載される
ハイブリッド構造の半導体集積回路装置であって、前記
複数の半導体チップと前記リードフレームとが接着され
、かつ該複数の半導体チップのチップ電極および該リー
ドフレームのインナーリードに接続される接続配線が形
成された接合用テープを備え、該接合用テープを介して
前記複数の半導体チップが前記リードフレームに搭載さ
れ、前記リードフレームのインナーリードが前記半導体
チップの搭載側に延長して形成され、前記接合用テープ
と前記リードフレームとの接着面積が大きくされている
ことを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13804990A JPH0430563A (ja) | 1990-05-28 | 1990-05-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13804990A JPH0430563A (ja) | 1990-05-28 | 1990-05-28 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0430563A true JPH0430563A (ja) | 1992-02-03 |
Family
ID=15212801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13804990A Pending JPH0430563A (ja) | 1990-05-28 | 1990-05-28 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0430563A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004535079A (ja) * | 2001-07-09 | 2004-11-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 複数の集積回路デバイスを含む単一パッケージ |
JP2006280958A (ja) * | 2005-03-31 | 2006-10-19 | Alcon Inc | 手術用フットスイッチと手術用機器の制御方法 |
WO2007102042A1 (en) * | 2006-03-09 | 2007-09-13 | Infineon Technologies Ag | A multi-chip electronic package with reduced stress |
US8008325B2 (en) | 2002-03-21 | 2011-08-30 | Bayer Schering Pharma Ag | Plasma carboxypeptidase B inhibitors |
-
1990
- 1990-05-28 JP JP13804990A patent/JPH0430563A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004535079A (ja) * | 2001-07-09 | 2004-11-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 複数の集積回路デバイスを含む単一パッケージ |
US8008325B2 (en) | 2002-03-21 | 2011-08-30 | Bayer Schering Pharma Ag | Plasma carboxypeptidase B inhibitors |
JP2006280958A (ja) * | 2005-03-31 | 2006-10-19 | Alcon Inc | 手術用フットスイッチと手術用機器の制御方法 |
WO2007102042A1 (en) * | 2006-03-09 | 2007-09-13 | Infineon Technologies Ag | A multi-chip electronic package with reduced stress |
US8604595B2 (en) | 2006-03-09 | 2013-12-10 | Infineon Technologies Ag | Multi-chip electronic package with reduced stress |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
US6087718A (en) | Stacking type semiconductor chip package | |
US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
US6713836B2 (en) | Packaging structure integrating passive devices | |
US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
JP2004200683A (ja) | マルチチップパッケージ | |
US20120217657A1 (en) | Multi-chip module package | |
US20040061206A1 (en) | Discrete package having insulated ceramic heat sink | |
JPH08111491A (ja) | 半導体装置 | |
US6265760B1 (en) | Semiconductor device, and semiconductor device with die pad and protruding chip lead frame and method of manufacturing the same | |
US20020113304A1 (en) | Dual die package and manufacturing method thereof | |
JPH0430563A (ja) | 半導体集積回路装置 | |
JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2716405B2 (ja) | 半導体装置およびその製造方法 | |
US7009304B2 (en) | Resin-sealed semiconductor device | |
JPS63293963A (ja) | 樹脂封止型半導体装置 | |
US7638880B2 (en) | Chip package | |
US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
JPH08279590A (ja) | マルチチップモジュール型lsiおよびそのパッケージ組み立て方法 | |
JP2000133762A (ja) | 半導体装置およびその製造方法 | |
KR200295664Y1 (ko) | 적층형반도체패키지 | |
JPH01231333A (ja) | 半導体装置の製造方法 | |
JP2656762B2 (ja) | 半導体装置およびその製造方法 | |
JP2752950B2 (ja) | 半導体装置およびその製造方法 |