JPH04270513A - デジタル信号に応答してフローティング回路を駆動する回路 - Google Patents
デジタル信号に応答してフローティング回路を駆動する回路Info
- Publication number
- JPH04270513A JPH04270513A JP3182419A JP18241991A JPH04270513A JP H04270513 A JPH04270513 A JP H04270513A JP 3182419 A JP3182419 A JP 3182419A JP 18241991 A JP18241991 A JP 18241991A JP H04270513 A JPH04270513 A JP H04270513A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- drain
- circuit
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Eye Examination Apparatus (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル信号に応答し
てフローティング回路を駆動する駆動回路に関する。具
体的には、本発明は、２進化１０進法で集積回路に実施
する場合に適切な駆動回路に関する。
てフローティング回路を駆動する駆動回路に関する。具
体的には、本発明は、２進化１０進法で集積回路に実施
する場合に適切な駆動回路に関する。
【０００２】
【従来の技術】デジタル、あるいは、論理信号により、
レベルシフターとしても知られているフローティング回
路を駆動するために使用する装置は、フローティング回
路の寄生的入力コンデンサの充放電により発生する変動
によって、この論理信号を消失してはならないが、その
電圧は、接地に関して移動する。フローティング回路の
入力ノードが、レベルシフターを駆動する駆動信号の変
動に確実に追隨するためには寄生的コンデンサは、実際
に、駆動論理信号と同じ速度で充放電しなければならず
、このために、フローティング回路の入力ノードは、低
インピーダンス点へ接続されなければならない。
レベルシフターとしても知られているフローティング回
路を駆動するために使用する装置は、フローティング回
路の寄生的入力コンデンサの充放電により発生する変動
によって、この論理信号を消失してはならないが、その
電圧は、接地に関して移動する。フローティング回路の
入力ノードが、レベルシフターを駆動する駆動信号の変
動に確実に追隨するためには寄生的コンデンサは、実際
に、駆動論理信号と同じ速度で充放電しなければならず
、このために、フローティング回路の入力ノードは、低
インピーダンス点へ接続されなければならない。
【０００３】
【発明が解決しようとする課題】この問題を解決する簡
単な方法は、フローティング電圧が高い一つの端子と、
フローティング回路の入力側に接続した反対の端子とを
有する抵抗体に、電流が流れるようにすることである。 しかし、抵抗体は低い抵抗値、例えば、１ＫΩ程度であ
り、論理信号をフローティング回路に発生するために必
要な抵抗体内の電圧降下は、大電流を必要とし、従って
、かなりの電力吸収を必要とする。
単な方法は、フローティング電圧が高い一つの端子と、
フローティング回路の入力側に接続した反対の端子とを
有する抵抗体に、電流が流れるようにすることである。 しかし、抵抗体は低い抵抗値、例えば、１ＫΩ程度であ
り、論理信号をフローティング回路に発生するために必
要な抵抗体内の電圧降下は、大電流を必要とし、従って
、かなりの電力吸収を必要とする。
【０００４】これらの望ましくない連続的消費を避ける
ため、解決策としては、フリップフロップ回路をフロー
ティング回路の入力に、フリップフロップ回路をスイッ
チングする高抵抗の抵抗体の二重パルス駆動部で形成す
ることである。この場合、定常状態における電流消費は
低いが、スイッチングが行われている間でも、低インピ
ーダンスを維持するために、寄生的コンデンサを急速に
充電する電流源を備えていることが必要である。いずれ
にせよ、フリップフロップ回路の存在により、昇降中に
外部ノイズを受ける場合、論理信号の位相にエラーを発
生するおそれがあるというほかに、回路の複雑性を伴う
。
ため、解決策としては、フリップフロップ回路をフロー
ティング回路の入力に、フリップフロップ回路をスイッ
チングする高抵抗の抵抗体の二重パルス駆動部で形成す
ることである。この場合、定常状態における電流消費は
低いが、スイッチングが行われている間でも、低インピ
ーダンスを維持するために、寄生的コンデンサを急速に
充電する電流源を備えていることが必要である。いずれ
にせよ、フリップフロップ回路の存在により、昇降中に
外部ノイズを受ける場合、論理信号の位相にエラーを発
生するおそれがあるというほかに、回路の複雑性を伴う
。
【０００５】
【課題を解決するための手段】以上の点から、本発明の
目的は、デジタル信号に応答して回路としては単純であ
るフローティング回路を駆動する駆動回路を提供するこ
とである。本発明のもう一つの目的は、静的状態におい
て電力消費の少ない駆動回路を提供することである。本
発明のそのほかの目的は、駆動回路が低い出力インピー
ダンスと高い出力変動速度とを有する、フローティング
回路を駆動する駆動回路を提供することである。
目的は、デジタル信号に応答して回路としては単純であ
るフローティング回路を駆動する駆動回路を提供するこ
とである。本発明のもう一つの目的は、静的状態におい
て電力消費の少ない駆動回路を提供することである。本
発明のそのほかの目的は、駆動回路が低い出力インピー
ダンスと高い出力変動速度とを有する、フローティング
回路を駆動する駆動回路を提供することである。
【０００６】本発明は、上記の目的とそのほかの目的を
達成し、その利点は、デジタル信号に応答してフローテ
ィング回路を駆動し、前記デジタル信号を発生するデジ
タル信号源、第１、第２、第３、第４のトランジスタ、
電流源、及び電圧源より成る駆動回路に関する次の説明
から明らかになるであろう。前記第１と第２のトランジ
スタは、それぞれ、ソース、ドレイン、及びゲートを有
するＤＭＯＳ（拡散ＭＯＳ）トランジスタであり、前記
第３と第４のトランジスタは、それぞれ、ソース、ドレ
イン、及びゲートを有するＭＯＳトランジスタであり、
前記第１と第３のトランジスタは、前記電流と前記電圧
源との間に直列に接続しており、前記第２と第４のトラ
ンジスタは、前記電流源と前記電圧源との間に直列に接
続しており、前記第１と第２のトランジスタは、それぞ
れのゲートが前記デジタル信号から始まって反対の位相
で駆動され、前記第３トランジスタのゲートは、前記第
２トランジスタへの前記第４トランジスタの接合部へ接
続し、前記第４トランジスタのゲートは、前記第１トラ
ンジスタへの前記第３トランジスタの接合部へ接続し、
前記駆動回路の駆動出力部は、前記第４トランジスタへ
の前記第２トランジスタの接合部である。
達成し、その利点は、デジタル信号に応答してフローテ
ィング回路を駆動し、前記デジタル信号を発生するデジ
タル信号源、第１、第２、第３、第４のトランジスタ、
電流源、及び電圧源より成る駆動回路に関する次の説明
から明らかになるであろう。前記第１と第２のトランジ
スタは、それぞれ、ソース、ドレイン、及びゲートを有
するＤＭＯＳ（拡散ＭＯＳ）トランジスタであり、前記
第３と第４のトランジスタは、それぞれ、ソース、ドレ
イン、及びゲートを有するＭＯＳトランジスタであり、
前記第１と第３のトランジスタは、前記電流と前記電圧
源との間に直列に接続しており、前記第２と第４のトラ
ンジスタは、前記電流源と前記電圧源との間に直列に接
続しており、前記第１と第２のトランジスタは、それぞ
れのゲートが前記デジタル信号から始まって反対の位相
で駆動され、前記第３トランジスタのゲートは、前記第
２トランジスタへの前記第４トランジスタの接合部へ接
続し、前記第４トランジスタのゲートは、前記第１トラ
ンジスタへの前記第３トランジスタの接合部へ接続し、
前記駆動回路の駆動出力部は、前記第４トランジスタへ
の前記第２トランジスタの接合部である。
【０００７】この好適な実施例において、第３と第４の
トランジスタはＰチャンネルトランジスタであり、ＤＭ
ＯＳトランジスタは、電流源によりバイアスされたこの
二つのＤＭＯＳトランジスタのソースとソース共通に接
続し、このＤＭＯＳトランジスタのドレインは、各Ｐチ
ャンネルトランジスタの各ドレインへ接続している。Ｐ
チャンネルトランジスタは、それぞれ、高電圧源へ接続
したソースと、そのほかのＰチャンネルトランジスタの
ドレインへ接続したゲートを有している。ツェナーダイ
オードは、各Ｐチャンネルトランジスタのソースとゲー
トとの間の電圧降下を制限するために、使用することが
出来る。電流源は、基準電流を発生する回路と、デジタ
ル信号パルスの立上り部分に応答して短いパルスを発生
する回路との組合せより構成されている。この短いパル
スは、それへの入力として、デジタル信号とデジタル信
号の遅れバージョンとを有するＸＯＲ（排他的ＯＲ）に
より生成する。
トランジスタはＰチャンネルトランジスタであり、ＤＭ
ＯＳトランジスタは、電流源によりバイアスされたこの
二つのＤＭＯＳトランジスタのソースとソース共通に接
続し、このＤＭＯＳトランジスタのドレインは、各Ｐチ
ャンネルトランジスタの各ドレインへ接続している。Ｐ
チャンネルトランジスタは、それぞれ、高電圧源へ接続
したソースと、そのほかのＰチャンネルトランジスタの
ドレインへ接続したゲートを有している。ツェナーダイ
オードは、各Ｐチャンネルトランジスタのソースとゲー
トとの間の電圧降下を制限するために、使用することが
出来る。電流源は、基準電流を発生する回路と、デジタ
ル信号パルスの立上り部分に応答して短いパルスを発生
する回路との組合せより構成されている。この短いパル
スは、それへの入力として、デジタル信号とデジタル信
号の遅れバージョンとを有するＸＯＲ（排他的ＯＲ）に
より生成する。
【０００８】
【実施例】本発明は、好適な実施例に関して、一層詳細
に説明されており、実施例は付属図面に示され、非限定
サンプルにより例示されている。このただ一つの図は、
本発明の好適な実施例による、駆動回路の構成図である
。
に説明されており、実施例は付属図面に示され、非限定
サンプルにより例示されている。このただ一つの図は、
本発明の好適な実施例による、駆動回路の構成図である
。
【０００９】図に示された装置において、二つのＤＭＯ
Ｓトランジスタ１０と１２は、デジタル入力信号を直接
に信号源ＩＮからＤＭＯＳトランジスタ１２のゲートへ
通過させ、また、デジタル入力信号をインバータ１４を
通ってＤＭＯＳトランジスタ１０のゲートへ通過させる
ことにより、デジタル入力信号源ＩＮによって反対の位
相で駆動される。二つのＤＭＯＳトランジスタのソース
は、バイアス電流を送る電流ミラー（ｃｕｒｒｅｎｔ
ｍｉｒｒｏｒ）へ接続している。電流ミラーは、相互
に、また、トランジスタ１６のドレインへ接続したゲー
トを有するトランジスタ１６と１８より成っている。ト
ランジスタ１６と１８は基準電圧、例えば、接地へ接続
している。トランジスタ１８のドレインは、ＤＭＯＳト
ランジスタ１０と１２の各ソースへ接続し、基準電流源
１９は、高電圧源とトランジスタ１６のドレインとの間
に接続している。基準電流源１９は、基準電流ＩＢＩＡ
Ｓを供給する。
Ｓトランジスタ１０と１２は、デジタル入力信号を直接
に信号源ＩＮからＤＭＯＳトランジスタ１２のゲートへ
通過させ、また、デジタル入力信号をインバータ１４を
通ってＤＭＯＳトランジスタ１０のゲートへ通過させる
ことにより、デジタル入力信号源ＩＮによって反対の位
相で駆動される。二つのＤＭＯＳトランジスタのソース
は、バイアス電流を送る電流ミラー（ｃｕｒｒｅｎｔ
ｍｉｒｒｏｒ）へ接続している。電流ミラーは、相互
に、また、トランジスタ１６のドレインへ接続したゲー
トを有するトランジスタ１６と１８より成っている。ト
ランジスタ１６と１８は基準電圧、例えば、接地へ接続
している。トランジスタ１８のドレインは、ＤＭＯＳト
ランジスタ１０と１２の各ソースへ接続し、基準電流源
１９は、高電圧源とトランジスタ１６のドレインとの間
に接続している。基準電流源１９は、基準電流ＩＢＩＡ
Ｓを供給する。
【００１０】二つのＤＭＯＳトランジスタ１０と１２の
ドレインへの負荷は、Ｐチャンネルトランジスタ２０と
２２により構成され、トランジスタ１０と２０は、電流
源と高電圧源ＶＦ＋との間に、互いに直列に接続し、同
様に、トランジスタ１２と２２は、電流源と高電圧源と
の間に、互いに直列に接続している。トランジスタ２０
のゲートは、トランジスタ２２のドレインにより駆動さ
れ、トランジスタ２２のゲートは、トランジスタ２０の
ドレインにより駆動する。Ｐチャンネルトランジスタ２
０と２２の各ソースとゲートとの間の電圧降下を制限す
るために、ツェナーダイオード２４は、トランジスタ２
０のゲートとソースとの間に接続し、ツェナーダイオー
ド２６は、トランジスタ２２のゲートとソースとの間に
接続している。
ドレインへの負荷は、Ｐチャンネルトランジスタ２０と
２２により構成され、トランジスタ１０と２０は、電流
源と高電圧源ＶＦ＋との間に、互いに直列に接続し、同
様に、トランジスタ１２と２２は、電流源と高電圧源と
の間に、互いに直列に接続している。トランジスタ２０
のゲートは、トランジスタ２２のドレインにより駆動さ
れ、トランジスタ２２のゲートは、トランジスタ２０の
ドレインにより駆動する。Ｐチャンネルトランジスタ２
０と２２の各ソースとゲートとの間の電圧降下を制限す
るために、ツェナーダイオード２４は、トランジスタ２
０のゲートとソースとの間に接続し、ツェナーダイオー
ド２６は、トランジスタ２２のゲートとソースとの間に
接続している。
【００１１】ＤＭＯＳトランジスタ１２のドレインは、
フローティング電圧ＶＦ＋とＶＦ−とにより給電された
、それ自体は周知のフローティング回路２８の駆動入力
部へ接続している。
フローティング電圧ＶＦ＋とＶＦ−とにより給電された
、それ自体は周知のフローティング回路２８の駆動入力
部へ接続している。
【００１２】デジタル信号源ＩＮからのデジタル入力信
号がゼロの場合、ＤＭＯＳトランジスタ１０は″オン″
であり、また、ＤＭＯＳトランジスタ１２は″オフ″で
ある。従って、トランジスタ２０は″オフ″であり、ま
た、トランジスタ２２は″オフ″でもある。信号源ＩＮ
からのデジタル入力信号が高くなると、ＤＭＯＳトラン
ジスタ１０は″オフ″に切り換わり、また、ＤＭＯＳト
ランジスタ１２は″オン″に切換わって、トランジスタ
２０は″オン″に、トランジスタ２２は″オフ″に切換
わる。静止状態で、二つのトランジスタ２０と２２の状
態は、トランジスタ２０と２２のゲートとドレインとの
間の交さ結線により、安定して維持され、この結線は、
回路のこの部分をフリップフロップ回路と同様なものに
している。
号がゼロの場合、ＤＭＯＳトランジスタ１０は″オン″
であり、また、ＤＭＯＳトランジスタ１２は″オフ″で
ある。従って、トランジスタ２０は″オフ″であり、ま
た、トランジスタ２２は″オフ″でもある。信号源ＩＮ
からのデジタル入力信号が高くなると、ＤＭＯＳトラン
ジスタ１０は″オフ″に切り換わり、また、ＤＭＯＳト
ランジスタ１２は″オン″に切換わって、トランジスタ
２０は″オン″に、トランジスタ２２は″オフ″に切換
わる。静止状態で、二つのトランジスタ２０と２２の状
態は、トランジスタ２０と２２のゲートとドレインとの
間の交さ結線により、安定して維持され、この結線は、
回路のこの部分をフリップフロップ回路と同様なものに
している。
【００１３】Ｐチャンネルトランジスタ２０と２２は、
３０と３２で表示された寄生的コンデンサを急速に充電
することが出来るように、すなわち、低い出力抵抗、例
えば、約１ＫΩ程度の抵抗を有するように、大きさが定
められている。″オン″状態のＤＭＯＳトランジスタを
流れる電流、これは通常ＩＢＩＡＳに等しく、約２８０
μＡ程度に比較的に小さい。
３０と３２で表示された寄生的コンデンサを急速に充電
することが出来るように、すなわち、低い出力抵抗、例
えば、約１ＫΩ程度の抵抗を有するように、大きさが定
められている。″オン″状態のＤＭＯＳトランジスタを
流れる電流、これは通常ＩＢＩＡＳに等しく、約２８０
μＡ程度に比較的に小さい。
【００１４】スイッチング動作中に、ＤＭＯＳトランジ
スタの一つは″オフ″に切換わり、ほかのトランジスタ
は″オン″に切換って、″オン″状態のＤＭＯＳトラン
ジスタにより吸収される電流が、そこに接続されたＰチ
ャンネルトランジスタを開くには不十分でないようにす
るために、スイッチング動作中に別の短持続の、高電流
パルスを発生する補助回路を駆動回路にさらにもたせる
ことが好適である。この補助回路は、トランジスタ１６
へ接続されたソースホロワー回路のトランジスタ３４よ
り成っている。抵抗体３５が、トランジスタ３４のドレ
インと電圧源ＶＦ＋との間に接続している。トランジス
タ２４はＸＯＲ回路３６によって駆動され、回路３６は
、一つの入力側のデジタル信号源ＩＮからデジタル信号
を受信し、ほかの入力側の信号源から遅延連鎖により遅
れた同じ信号を受信する。遅延連鎖は、直列抵抗体３８
、並列のコンデンサ４０、及び信号源ＩＮとＸＯＲのほ
かの入力部との間に接続した二つのカスケード・インバ
ータ４２と４４とより形成されている。従って、デジタ
ル信号源ＩＮからのデジタルパルスの立上りが、ＸＯＲ
３６の一つの入力側に到達した時から、デジタルパルス
の立上りが遅れバージョンが、ＸＯＲ３６のほかの入力
側に到達した時までの期間中に現れるＸＯＲからの短い
パルスにより、ソース・ホロワー回路３４は駆動される
。 遅延連鎖の特性は選択されて、デジタル信号源ＩＮから
のデジタル入力パルスより持続時間が短いパルスをＸＯ
Ｒ３６の出力側に発生する。このように、この補助回路
は、電流パルスを基準電流ＩＢＩＡＳと並列に注入する
。補助回路からの追加パルスは、駆動回路の平均吸収に
全体として著しい影響を与えることなく、１０ｍＡ程度
の高い値を有する。
スタの一つは″オフ″に切換わり、ほかのトランジスタ
は″オン″に切換って、″オン″状態のＤＭＯＳトラン
ジスタにより吸収される電流が、そこに接続されたＰチ
ャンネルトランジスタを開くには不十分でないようにす
るために、スイッチング動作中に別の短持続の、高電流
パルスを発生する補助回路を駆動回路にさらにもたせる
ことが好適である。この補助回路は、トランジスタ１６
へ接続されたソースホロワー回路のトランジスタ３４よ
り成っている。抵抗体３５が、トランジスタ３４のドレ
インと電圧源ＶＦ＋との間に接続している。トランジス
タ２４はＸＯＲ回路３６によって駆動され、回路３６は
、一つの入力側のデジタル信号源ＩＮからデジタル信号
を受信し、ほかの入力側の信号源から遅延連鎖により遅
れた同じ信号を受信する。遅延連鎖は、直列抵抗体３８
、並列のコンデンサ４０、及び信号源ＩＮとＸＯＲのほ
かの入力部との間に接続した二つのカスケード・インバ
ータ４２と４４とより形成されている。従って、デジタ
ル信号源ＩＮからのデジタルパルスの立上りが、ＸＯＲ
３６の一つの入力側に到達した時から、デジタルパルス
の立上りが遅れバージョンが、ＸＯＲ３６のほかの入力
側に到達した時までの期間中に現れるＸＯＲからの短い
パルスにより、ソース・ホロワー回路３４は駆動される
。 遅延連鎖の特性は選択されて、デジタル信号源ＩＮから
のデジタル入力パルスより持続時間が短いパルスをＸＯ
Ｒ３６の出力側に発生する。このように、この補助回路
は、電流パルスを基準電流ＩＢＩＡＳと並列に注入する
。補助回路からの追加パルスは、駆動回路の平均吸収に
全体として著しい影響を与えることなく、１０ｍＡ程度
の高い値を有する。
【００１５】本発明の好適な実施例が説明されたが、発
明的概念の範囲から逸脱しない、ほかの修正と変更が採
用出来ることは、理解されよう。例えば、Ｎチャンネル
トランジスタを利用している同等の回路は、図示された
Ｐチャンネルトランジスタの代りに、ＤＭＯＳトランジ
スタの負荷として使用することが出来る。基準電流ある
いは補助パルス電流を発生するほかの形の回路も使用出
来る。逆のデジタル信号は、ＤＭＯＳトランジスタ１０
でなく、ＤＭＯＳトランジスタ１２のゲートへ印加して
もよい。
明的概念の範囲から逸脱しない、ほかの修正と変更が採
用出来ることは、理解されよう。例えば、Ｎチャンネル
トランジスタを利用している同等の回路は、図示された
Ｐチャンネルトランジスタの代りに、ＤＭＯＳトランジ
スタの負荷として使用することが出来る。基準電流ある
いは補助パルス電流を発生するほかの形の回路も使用出
来る。逆のデジタル信号は、ＤＭＯＳトランジスタ１０
でなく、ＤＭＯＳトランジスタ１２のゲートへ印加して
もよい。
【００１６】すべての請求の範囲に記載された技術的特
徴に、参照符号が付されているがこれらの参照符号は、
請求の範囲を一層分り易くするだけのために記述されて
おり、従って、このような参照符号により例示された各
要素に何ら制約するものではない。
徴に、参照符号が付されているがこれらの参照符号は、
請求の範囲を一層分り易くするだけのために記述されて
おり、従って、このような参照符号により例示された各
要素に何ら制約するものではない。
【図１】本発明実施例駆動回路の回路図である。
ＩＮ…デジタル信号
２８…フローティング回路 １０，１２…ＤＭＯＳトランジスタ ２０，２２…ＭＯＳトランジスタ ３４〜４４…補助回路
２８…フローティング回路 １０，１２…ＤＭＯＳトランジスタ ２０，２２…ＭＯＳトランジスタ ３４〜４４…補助回路
Claims (12)
- 【請求項１】 デジタル信号に応答してフローティン
グ回路を駆動する駆動回路にして、前記デジタル信号を
発生するデジタル信号源（ＩＮ）と、第１、第２、第３
、及び第４のトランジスタと、電流源（１６，１８）と
、電圧源（ＶＦ＋）とより成り、前記第１と第２の各ト
ランジスタが、ソース、ドレイン、及びゲートを有する
ＤＭＯＳ（１０，１２）トランジスタであり、上記第３
、第４トランジスタがソース、ドレイン及びゲートを有
するＭＯＳトランジスタ（２０，２２）であり、前記第
１と第３のトランジスタが、前記電流源と前記電圧源と
の間に直列に接続され、前記第２と第４のトランジスタ
が、前記電流源と前記電圧源との間に直列に接続され、
前記第１と第２のトランジスタは、各ゲートが前記デジ
タル信号から始まって逆の位相で駆動され、前記第３ト
ランジスタのゲートが、前記第２トランジスタへの前記
第４トランジスタの接合部へ接続され、前記第４トラン
ジスタのゲートが、前記第１トランジスタへの前記第３
トランジスタの接合部へ接続され、前記駆動回路の駆動
出力側が、前記第４トランジスタへの前記第２トランジ
スタの接合部であることを特徴とする駆動回路。 - 【請求項２】 第１トランジスタのソースとドレイン
のうちの一つが前記電流源へ接続され、第２トランジス
タのソースとドレインのうちの一つが前記電流源へ接続
され、第３トランジスタのソースとドレインのうちの一
つが前記電圧源へ接続され、第４トランジスタのソース
とドレインのうちの一つが前記電圧源へ接続されている
ことを特徴とする請求項１に記載の駆動回路。 - 【請求項３】 前記第１トランジスタのソースが前記
第２トランジスタのソースへ接続されて第１と第２のト
ランジスタが前記電流源によりバイアスされ、前記第１
トランジスタのドレインが前記第３トランジスタのドレ
インへ接続され、前記第２トランジスタのドレインが前
記第４トランジスタのドレインへ接続され、前記第３ト
ランジスタのソースと前記第４トランジスタのソースと
が、前記電圧源へ接続され、前記第３トランジスタのゲ
ートが前記第４トランジスタのドレインへ接続され、前
記第４トランジスタのゲートが前記第３トランジスタの
ドレインへ接続されていることを特徴とする請求項１に
記載の駆動回路。 - 【請求項４】 前記第１と第２のトランジスタのうち
の一つのトランジスタのゲートが前記デジタル信号源へ
直接に接続され、また、前記第１と第２のトランジスタ
のうちのほかのトランジスタのゲートがインバータ（１
４）を経て前記デジタル信号源へ接続されていることを
特徴とする前記請求項のうちの一つの請求項に記載の駆
動回路。 - 【請求項５】 前記第３と第４のトランジスタがＰチ
ャンネルトランジスタ（２０，２２）であることを特徴
とする前記請求項のうちの一つ以上の請求項に記載の駆
動回路。 - 【請求項６】 さらに、前記第３トランジスタのゲー
トと前記電圧源との間に接続した第１ツェナーダイオー
ド（２４）と、前記第４トランジスタのゲートと前記電
圧源との間に接続した第２ツェナーダイオード（２６）
とより成ることを特徴とする前記請求項のうちの一つの
請求項に記載の駆動回路。 - 【請求項７】 前記電流源が、基準電流（ＩＢＩＡＳ
）を発生する基準源（１９）と、前記基準電流を前記基
準源から反映する電流ミラー（１６，１８）とより成る
ことを特徴とする前記請求項のうちの一つの請求項に記
載の駆動回路。 - 【請求項８】 前記デジタル信号が少なくとも一つの
パルス信号より成り、前記電流源がさらに、前記パルス
信号の立上り部分に応答して高電流パルスを前記電流ミ
ラーに注入する補助回路（３４〜４４）より成ることを
特徴とする前記請求項のうちの一つの請求項に記載の駆
動回路。 - 【請求項９】 前記高電流パルスが、前記パルス信号
より持続時間が短いことを特徴とする前記請求項のうち
の一つの請求項に記載の駆動回路。 - 【請求項１０】 前記補助回路がパルス源（３６〜４
４）と第５トランジスタ（３４）とより成り、前記パル
ス源が前記デジタル信号により駆動され、前記第５トラ
ンジスタが前記基準源へ並列に接続したソースホロワー
回路であることを特徴とする前記請求項のうちの一つの
請求項に記載の駆動回路。 - 【請求項１１】 前記パルス源が、遅延回路と、第１
と第２の入力部と出力部とを有するＸＯＲ回路（３６）
とより成り、前記ＸＯＲの第１入力部が前記デジタル信
号源と接続され、前記ＸＯＲの第２入力部が前記遅延回
路を介して前記デジタル信号源と接続され、前記ＸＯＲ
回路の出力部が前記第５トランジスタのゲートへ接続さ
れていることを特徴とする前記請求項のうちの一つの請
求項に記載の駆動回路。 - 【請求項１２】 高電圧源と低電圧源との間に接続さ
れまた駆動入力部を有するフローティング回路より成る
集積回路、及び、前記駆動回路の駆動出力部が前記フロ
ーティングの駆動入力部へ接続されていることを特徴と
する前記請求項のうちの一つの請求項に記載の駆動回路
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT02108790A IT1243692B (it) | 1990-07-27 | 1990-07-27 | Dospositivo per il pilotaggio di un circuito flottante con un segnale digitale |
| IT21087A/90 | 1990-07-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04270513A true JPH04270513A (ja) | 1992-09-25 |
Family
ID=11176537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3182419A Pending JPH04270513A (ja) | 1990-07-27 | 1991-07-23 | デジタル信号に応答してフローティング回路を駆動する回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5146109A (ja) |
| EP (1) | EP0468210B1 (ja) |
| JP (1) | JPH04270513A (ja) |
| KR (1) | KR920003704A (ja) |
| DE (1) | DE69131532T2 (ja) |
| IT (1) | IT1243692B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9320246D0 (en) * | 1993-10-01 | 1993-11-17 | Sgs Thomson Microelectronics | A driver circuit |
| EP0651503B1 (en) * | 1993-10-29 | 1998-07-22 | STMicroelectronics S.r.l. | Input/output interface circuit for digital and/or analog signals |
| JP3705880B2 (ja) * | 1996-11-28 | 2005-10-12 | 富士通株式会社 | レベルコンバータ及び半導体装置 |
| US6777992B2 (en) * | 2002-04-04 | 2004-08-17 | The Regents Of The University Of Michigan | Low-power CMOS flip-flop |
| US7622977B2 (en) * | 2005-10-27 | 2009-11-24 | The Regents Of The University Of Michigan | Ramped clock digital storage control |
| US7973565B2 (en) * | 2007-05-23 | 2011-07-05 | Cyclos Semiconductor, Inc. | Resonant clock and interconnect architecture for digital devices with multiple clock networks |
| KR20120095908A (ko) * | 2009-10-12 | 2012-08-29 | 사이클로스 세미컨덕터, 인크. | 프로그램가능한 드라이버들을 가지는 공진 클럭 분배 네트워크 아키텍처 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4521703A (en) * | 1982-08-30 | 1985-06-04 | Rca Corporation | High speed sense amplifier |
| US4532436A (en) * | 1983-09-30 | 1985-07-30 | Rca Corporation | Fast switching circuit |
| US4695744A (en) * | 1985-12-16 | 1987-09-22 | Rca Corporation | Level shift circuit including source follower output |
| US4845381A (en) * | 1987-10-01 | 1989-07-04 | Vlsi Technology, Inc. | Voltage level shifting circuit |
| US4795917A (en) * | 1987-11-02 | 1989-01-03 | Pacific Bell | Low power high voltage driver circuit |
| IT1221251B (it) * | 1988-02-25 | 1990-06-27 | Sgs Thomson Microelectronics | Circuito mos per il pilotaggio di un carico dal lato alto della alimentazione |
| JPH07105448B2 (ja) * | 1988-03-14 | 1995-11-13 | 日本電気株式会社 | Ｍｏｓ型集積回路 |
| JPH0727717B2 (ja) * | 1988-07-13 | 1995-03-29 | 株式会社東芝 | センス回路 |
-
1990
- 1990-07-27 IT IT02108790A patent/IT1243692B/it active IP Right Grant
-
1991
- 1991-06-24 DE DE69131532T patent/DE69131532T2/de not_active Expired - Lifetime
- 1991-06-24 EP EP91110383A patent/EP0468210B1/en not_active Expired - Lifetime
- 1991-07-23 JP JP3182419A patent/JPH04270513A/ja active Pending
- 1991-07-24 KR KR1019910012664A patent/KR920003704A/ko not_active Application Discontinuation
- 1991-07-25 US US07/736,003 patent/US5146109A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| IT1243692B (it) | 1994-06-21 |
| DE69131532T2 (de) | 2000-04-06 |
| EP0468210B1 (en) | 1999-08-18 |
| IT9021087A0 (it) | 1990-07-27 |
| IT9021087A1 (it) | 1992-01-27 |
| KR920003704A (ko) | 1992-02-29 |
| DE69131532D1 (de) | 1999-09-23 |
| EP0468210A3 (en) | 1992-04-22 |
| US5146109A (en) | 1992-09-08 |
| EP0468210A2 (en) | 1992-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100310493B1 (ko) | 링 발진기 및 지연 회로 | |
| US5548238A (en) | Low power high speed CMOS current switching circuit | |
| EP0254212A2 (en) | MOS semiconductor circuit | |
| EP0569658A1 (en) | Signals generator having not-overlapping phases and high frequency | |
| US5103116A (en) | CMOS single phase registers | |
| US6242948B1 (en) | Semiconductor integrated circuit device | |
| KR20020013834A (ko) | 개선된 전압 변환기 회로 | |
| JPH035692B2 (ja) | ||
| EP0735688A2 (en) | Adiabatic logic | |
| US5473270A (en) | Adiabatic dynamic precharge boost circuitry | |
| KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
| US6426614B1 (en) | Boot-strapped current switch | |
| US5929679A (en) | Voltage monitoring circuit capable of reducing power dissipation | |
| US5235218A (en) | Switching constant current source circuit | |
| JPH04270513A (ja) | デジタル信号に応答してフローティング回路を駆動する回路 | |
| US4798972A (en) | Apparatus and method for capacitor coupled complementary buffering | |
| US5272389A (en) | Level shifter circuit | |
| US5477164A (en) | Adiabatic dynamic noninverting circuitry | |
| US4129793A (en) | High speed true/complement driver | |
| JPH06152341A (ja) | バッファリング回路 | |
| KR950016002A (ko) | 3치 입력 버퍼 회로 | |
| JPH0677804A (ja) | 出力回路 | |
| JPH05335917A (ja) | トランスファーゲート及びこれを用いたダイナミック型分周回路 | |
| US4398103A (en) | Enabling circuitry for logic circuits | |
| US4496852A (en) | Low power clock generator |