[go: up one dir, main page]

JPH04267359A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH04267359A
JPH04267359A JP4733891A JP4733891A JPH04267359A JP H04267359 A JPH04267359 A JP H04267359A JP 4733891 A JP4733891 A JP 4733891A JP 4733891 A JP4733891 A JP 4733891A JP H04267359 A JPH04267359 A JP H04267359A
Authority
JP
Japan
Prior art keywords
layer
tin layer
amorphous
contact hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4733891A
Other languages
English (en)
Other versions
JP3252397B2 (ja
Inventor
Hirobumi Sumi
博文 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4733891A priority Critical patent/JP3252397B2/ja
Priority to KR1019920002340A priority patent/KR100214036B1/ko
Publication of JPH04267359A publication Critical patent/JPH04267359A/ja
Priority to US08/283,255 priority patent/US5397744A/en
Application granted granted Critical
Publication of JP3252397B2 publication Critical patent/JP3252397B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造等に
適用される配線形成方法に関し、特にチタン(Ti)系
材料層からなるバリヤメタルを有するコンタクト部にお
いて、いわゆるアルミ・スパイクに対する耐性を向上さ
せる方法に関する。
【0002】
【従来の技術】近年のVLSI,ULSI等にみられる
ように、半導体装置のデザイン・ルールが高度に縮小さ
れるに伴って接合が一段と浅くなり、またコンタクトホ
ールが一段と微細化されてくると、拡散層へのアルミニ
ウム(Al)の溶出やコンタクトホール中における電極
配線材料からのシリコン(Si)の析出等により接合の
破壊や劣化、あるいはコンタクト抵抗の増大等の不良が
起こり易くなる。そのため、電極配線材料とSi基板と
の間の合金化反応やSiの析出を防止する目的で、両者
の間にバリヤメタルを設けることが一般化している。こ
のバリヤメタルは、通常、遷移金属またはその窒化物,
炭化物,酸窒化物,ホウ化物等の遷移金属化合物の他、
高融点金属シリサイド、合金等で形成される。また、そ
の構成も単層のみならず、複数の種類の膜が組み合わせ
られる場合も多い。
【0003】たとえば、基板側からAl系材料層側へ向
けて順にTi層とTiN層とが積層されてなる2層構造
のバリヤメタル(Ti/TiN系)はその代表例である
。Ti層は酸素に対して高い親和力を有するため不純物
拡散層の表面に形成されている自然酸化膜を還元する作
用があり、低抵抗のオーミック・コンタクトを安定に達
成する観点からは優れたコンタクト材料である。しかし
、単独ではバリアメタルとしての機能を十分に果たし得
ない。それは、Si基板とAl系材料層との間にTi層
が単独で介在されていても、SiとTiの反応,および
TiとAlの反応の両方が進行するために、Si基板へ
のAlの突き抜け、すなわちアルミ・スパイクの発生が
防止できないからである。一方のTiN層は、熱力学的
にSiに対して安定でありTi層よりはバリヤ性は高い
が、特にp型Siに対するコンタクト抵抗が高いという
問題がある。また、真空薄膜形成技術により成膜される
際の結晶粒径が200Å前後でありしかも柱状構造を有
しているため、熱処理を経るとAlが粒界を拡散し、や
はりアルミ・スパイクを十分に防止し切れない。また、
Si基板上へ直接に形成された場合には、膜中に不純物
として取り込まれた酸素が該Si基板との界面に偏析す
る傾向があるため、単独では常に低抵抗なオーミック・
コンタクトを形成することは困難である。そこで、Si
基板上にまずTi層を形成し、続いてTiN層を積層す
ることにより、両層の長所を活かしているわけである。
【0004】また、バリヤ性をより一層向上させるため
の対策として、近年ではTiN層の成膜時に酸素を導入
してTiON層とした2層構造のバリヤメタル(Ti/
TiON系)も提案されている。これは、TiNの粒界
に酸素を偏析させることにより、Alの粒界拡散を防止
することを意図したものである。
【0005】
【発明が解決しようとする課題】しかしながら、TiO
N層を用いた場合にはバリヤ性は向上するものの、次の
ような問題点が新たに生じてしまう。第一の問題点は、
酸素を含まないTiN層に比べてコンタクト抵抗が1桁
以上も増大してしまうことである。第二の問題点は、T
iN層を使用した場合と比べてアフタコロージョンが発
生し易くなることである。Al系材料層およびバリヤメ
タルのドライエッチング用ガスとしては通常BCl3 
等の塩素系ガスが使用されるが、このガスがTiON層
中の酸素と反応してCl2 を発生させるからである。 アフタコロージョンにはこのような化学的な要因の他に
、構造的な要因もある。すなわち、TiON層は表面の
モホロジーが粗く、TiN層と比べてAl系材料層との
濡れ性に劣るので、Al系材料層との界面に残留塩素を
滞留させる場を提供し易いからである。第三の問題点は
、ステップ・カバレッジ(段差被覆性)の劣化である。 近年の高集積化された半導体装置においては、下層配線
と上層配線の接続を図るために層間絶縁膜に開口される
接続孔の開口径も微細化し、アスペクト比が1を越える
ようになってきている。しかし、TiON層は前述のよ
うに表面のモホロジーが粗く、Al系材料との濡れ性や
反応性に劣るため、スパッタリングによりAl系材料を
被着させても接続孔は均一に埋め込まれず、鬆(す)が
発生し易い。
【0006】このように、従来の技術では低抵抗性,高
いバリヤ性,優れたステップ・カバレッジ等の要求を同
時に満足し得るコンタクト形成を行うことが困難である
。そこで本発明は、これらの要求を同時に満足し得る配
線形成方法を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明の配線形成方法は
、上述の目的を達成するために提案されるものである。 すなわち、本願の第1の発明にかかる配線形成方法は、
基板上の絶縁膜に開口された接続孔の少なくとも底部お
よび側壁部を非晶質化されたTi系材料層で被覆する工
程と、少なくとも前記接続孔を充填するごとくAl系材
料層を形成する工程とを有することを特徴とするもので
ある。
【0008】本願の第2の発明にかかる配線形成方法は
、前記Ti系材料層が不活性物質をイオン注入すること
により非晶質化されてなることを特徴とするものである
【0009】
【作用】真空薄膜形成技術により成膜されるTi系材料
層は通常、粒径200Å程度の微細な柱状結晶が集合し
てなる多結晶組織を有しているが、そのバリヤ性を高め
るには不純物にとって速い拡散経路となる結晶粒界を不
活性化することが必須である。従来は、たとえば結晶粒
界に酸素を偏析させることにより不活性化を行ってきた
わけであるが、その結果得られる膜の問題点については
TiON層の場合を例として前述したとおりである。そ
こで本発明者は、酸素の偏析により結晶粒界を不活性化
するのではなく、多結晶組織を破壊して結晶粒界そのも
のを消滅させることを考え、本発明を提案するに至った
ものである。ここで、結晶粒界が完全に消滅されれば非
晶質(アモルファス)状態となるが、本発明では多結晶
組織を構成する単結晶が高度に微粒子化され、結晶粒界
が実質的に速い拡散経路となり得ない程度にまで微細化
されていれば目的を達する。したがって、本発明で言う
非晶質化とは、完全なアモルファス状態およびそれに近
い超微粒子状態を包含するものとする。いずれにしても
、アルミ・スパイクに対するバリヤ性が向上し、しかも
表面モホロジーの劣化やアフタコロージョンの助長等の
問題が派生しない。本願の第2の発明では、上記非晶質
化を達成する手段として、不活性物質のイオン注入を行
う。この方法によれば、イオン種,注入エネルギー,ド
ース量等の条件を適宜設定することにより、薄いTi系
材料層について制御性良く所望の非晶質化を行うことが
可能となる。
【0010】
【実施例】以下、本発明の好適な実施例について説明す
る。本実施例は、本願の第2の発明をMOSトランジス
タのソース/ドレイン領域におけるコンタクト形成に適
用し、TiN層にN2 をイオン注入することにより非
晶質化した例である。このプロセスを、図1(a)ない
し(c)を参照しながら説明する。
【0011】まず、図1(a)に示されるように、Si
基板1上にたとえばLOCOS法によりフィールド酸化
膜2を形成し、該フィールド酸化膜2により規定される
素子形成領域に酸化シリコン等からなるゲート酸化膜3
を介してDOPOS等からなるゲート電極4を形成した
。次に、上記ゲート電極4をマスクとしてソース/ドレ
イン領域5を形成するための1回目のイオン注入を行っ
た後、CVD法およびRIE等により常法にしたがって
酸化シリコン等からなるサイドウォール6を形成した。 この後、上記ゲート電極4およびサイドウォール6とを
マスクとして前記ソース/ドレイン領域5の一部におい
て不純物濃度を高めるための2回目のイオン注入を行い
、LDD構造を形成した。さらに、基体の全面にたとえ
ばCVDにより酸化シリコン等を堆積させて層間絶縁膜
7を形成し、続いて該層間絶縁膜7をパターニングして
ソース/ドレイン領域5に臨むコンタクト・ホール8を
開口した。続いてTi/TiN系の2層構造のバリヤメ
タルを形成した。まず、下層側のTi層9は、一例とし
てAr流量50SCCM,ガス圧0.47Pa(3.5
mTorr),DCスパッタ・パワー4kW,基板温度
300℃の条件でスパッタリングを行うことにより、約
300Åの厚さに形成した。また、上層側のTiN層1
0は、一例としてN2 流量50SCCM,ガス圧0.
47Pa(3.5mTorr),DCスパッタ・パワー
6kW,基板温度300℃の条件で反応性スパッタリン
グを行うことにより、約700Åの厚さに形成した。
【0012】次に、一例として注入エネルギー50ke
V,ドース量5×1015atom/cm2 の条件に
てN2 のイオン注入を基体の全面に行い、図1(b)
に示されるように、上記TiN層9を非晶質化TiN層
9aに変化させた。
【0013】さらに、スパッタリングによりAl−1%
Si層を約4000Åの厚さに成膜した。スパッタリン
グ条件は、一例としてAr流量100SCCM,ガス圧
0.47Pa(3.5mTorr),DCスパッタ・パ
ワー22.7kW,基板温度200℃とした。このとき
、基体の全面はAl−1%Si層に被覆され、コンタク
ト・ホール8の内部も鬆を発生することなく均一に埋め
込まれた。最後に、BCl3 /Cl2 系等の塩素系
混合ガスを使用してドライエッチングを行うことにより
、上記Al−1%Si層,非晶質化TiN層10a,お
よびTi層9を同時にパターニングし、図1(c)に示
されるようにAl系配線パターン11を形成した。この
ドライエッチングの終了後には、2層構造のバリヤメタ
ルの上層側にTiON層を用いた場合ほど顕著なアフタ
コロージョンは観察されなかった。
【0014】上述のようにして形成されたMOSトラン
ジスタにおける非晶質化TiN層10aのバリヤ性を確
認するため、所定の温度にて30分間保持したMOSト
ランジスタのゲート電極に−5.5Vの電圧を印加して
接合リーク電流を測定した。この結果、上記MOSトラ
ンジスタは600℃でアニールを行った後にも何ら接合
リーク電流の増大を示さなかった。このことは、600
℃においても非晶質化TiN層10aがAlと反応せず
に有効なバリヤメタルとして機能し、ソース/ドレイン
領域5へのAlの突き抜けが防止されていることを意味
している。
【0015】ところで、本発明は上述の実施例に何ら限
定されるものではなく、たとえば上記TiN層9を非晶
質化するためのイオン注入は、基体の全面について行わ
ずにたとえば適当なマスクを介してコンタクト部の近傍
においてのみ行うようにしても良い。また、注入する不
活性物質もTiNの化学的性質に顕著な変化をもたらす
ものでなければ上述のN2 に限られるものではなく、
たとえばAr,H2 ,Ti等をイオン注入することも
できる。
【0016】
【発明の効果】以上の説明からも明らかなように、本発
明を適用すれば低抵抗であり、かつバリヤ性,段差被覆
性に優れるコンタクト形成が可能となる。したがって、
本発明は微細なデザイン・ルールにもとづき高集積度お
よび高性能を要求される半導体装置の製造に極めて好適
である。
【図面の簡単な説明】
【図1】  本願の第2の発明をMOSトランジスタの
製造に適用した一例をその工程順にしたがって示す概略
断面図であり、(a)はコンタクト・ホールの形成され
た層間絶縁膜を被覆してTi層とTiN層からなる2層
構造のバリヤメタルが積層された状態、(b)はイオン
注入により上記TiN層が非晶質化された状態、(c)
はAl系配線パターンが形成された状態をそれぞれ示す
【符号の説明】
1    ・・・Si基板 4    ・・・ゲート電極 5    ・・・ソース/ドレイン領域7    ・・
・層間絶縁膜 8    ・・・コンタクト・ホール 9    ・・・Ti層 10  ・・・TiN層 10a・・・非晶質化TiN層 11  ・・・Al系配線パターン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  基板上の絶縁膜に開口された接続孔の
    少なくとも底部および側壁部を非晶質化されたチタン系
    材料層で被覆する工程と、少なくとも前記接続孔を充填
    するごとくアルミニウム系材料層を形成する工程とを有
    することを特徴とする配線形成方法。
  2. 【請求項2】  前記チタン系材料層は不活性物質をイ
    オン注入することにより非晶質化されてなることを特徴
    とする請求項1記載の配線形成方法。
JP4733891A 1991-02-19 1991-02-21 配線形成方法 Expired - Fee Related JP3252397B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4733891A JP3252397B2 (ja) 1991-02-21 1991-02-21 配線形成方法
KR1019920002340A KR100214036B1 (ko) 1991-02-19 1992-02-18 알루미늄계 배선형성방법
US08/283,255 US5397744A (en) 1991-02-19 1994-07-29 Aluminum metallization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4733891A JP3252397B2 (ja) 1991-02-21 1991-02-21 配線形成方法

Publications (2)

Publication Number Publication Date
JPH04267359A true JPH04267359A (ja) 1992-09-22
JP3252397B2 JP3252397B2 (ja) 2002-02-04

Family

ID=12772407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4733891A Expired - Fee Related JP3252397B2 (ja) 1991-02-19 1991-02-21 配線形成方法

Country Status (1)

Country Link
JP (1) JP3252397B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148328A (ja) * 1995-11-24 1997-06-06 Nec Corp 半導体装置の製造方法
JPH09172077A (ja) * 1995-12-20 1997-06-30 Sony Corp 半導体装置及びその製造方法
US5998870A (en) * 1994-06-10 1999-12-07 Samsung Electronics Co., Ltd. Wiring structure of semiconductor device and method for manufacturing the same
US6475912B1 (en) 1998-06-01 2002-11-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield
KR100430684B1 (ko) * 1996-12-31 2004-07-30 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
US6870263B1 (en) * 1998-03-31 2005-03-22 Infineon Technologies Ag Device interconnection
US7045399B2 (en) 1992-12-09 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
JP2016213414A (ja) * 2015-05-13 2016-12-15 富士電機株式会社 半導体装置および半導体装置の製造方法
US9587208B2 (en) 2012-06-13 2017-03-07 Mitsubishi Gas Chemical Company, Inc. Cleaning liquid composition, method for cleaning semiconductor element, and method for manufacturing semiconductor element

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045399B2 (en) 1992-12-09 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7547916B2 (en) 1992-12-09 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7105898B2 (en) 1992-12-09 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7061016B2 (en) 1992-12-09 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US5998870A (en) * 1994-06-10 1999-12-07 Samsung Electronics Co., Ltd. Wiring structure of semiconductor device and method for manufacturing the same
JPH09148328A (ja) * 1995-11-24 1997-06-06 Nec Corp 半導体装置の製造方法
JPH09172077A (ja) * 1995-12-20 1997-06-30 Sony Corp 半導体装置及びその製造方法
KR100430684B1 (ko) * 1996-12-31 2004-07-30 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
US6870263B1 (en) * 1998-03-31 2005-03-22 Infineon Technologies Ag Device interconnection
US6906420B2 (en) 1998-06-01 2005-06-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6683381B2 (en) 1998-06-01 2004-01-27 Matsushita Electric Industrsial Co., Ltd. Semiconductor device having a copper interconnect layer
US6475912B1 (en) 1998-06-01 2002-11-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield
US9587208B2 (en) 2012-06-13 2017-03-07 Mitsubishi Gas Chemical Company, Inc. Cleaning liquid composition, method for cleaning semiconductor element, and method for manufacturing semiconductor element
JP2016213414A (ja) * 2015-05-13 2016-12-15 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP3252397B2 (ja) 2002-02-04

Similar Documents

Publication Publication Date Title
JP3781666B2 (ja) ゲート電極の形成方法及びゲート電極構造
KR100214036B1 (ko) 알루미늄계 배선형성방법
US5360996A (en) Titanium nitride/titanium silicide multiple layer barrier with preferential (111) crystallographic orientation on titanium nitride surface
JP3358328B2 (ja) 高融点金属膜の成膜方法
US7271092B2 (en) Boron incorporated diffusion barrier material
US5221853A (en) MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
JPH10256256A (ja) 半導体装置の銅金属配線形成方法
US6879043B2 (en) Electrode structure and method for fabricating the same
KR100755121B1 (ko) 전극구조체의 형성방법 및 반도체장치의 제조방법
JPH04267359A (ja) 配線形成方法
KR0161380B1 (ko) 반도체장치의 트랜지스터 및 그 제조방법
JP4347479B2 (ja) 電界効果トランジスタ
JPH06204170A (ja) 半導体装置およびその製造方法
US6087259A (en) Method for forming bit lines of semiconductor devices
JPH05335330A (ja) 接続孔埋め込み形成方法
JP3066031B2 (ja) 半導体装置
JPH0126172B2 (ja)
JPH04196122A (ja) 半導体装置の製造方法
JP3067433B2 (ja) 半導体装置の製造方法
JP3360835B2 (ja) 配線形成方法
JPH0795539B2 (ja) 集積回路およびその製法
JPH07297380A (ja) 配線の接続構造及びその製造方法
JP3451634B2 (ja) 金属材料堆積方法
JPH09237769A (ja) 半導体装置の製造方法
JPH06216261A (ja) 半導体装置の接続孔及びその形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees