JPH04205894A - 不揮発性半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電気的に書き込み、−括消去可能な不揮発性
半導体記憶装置の特にフラッシュＥＥＰＲＯＭ　（Ｅｌ
ｅｃｔｒｉｃａｌｌｙ　Ｅｒａｓａｂｌｅ　ａｎｄ　Ｐ
ｒｏｇｒａｍｍａｂＩｅ　Ｒｅａｄ　０ｎｌｙ　Ｍｅｍ
ｏｒｙ）に関するものである。

〔従来の技術〕

第４図は従来のフラッシュＥＥＦＲＯＭの書込み、読出
し回路のブロック図である。この第４図に示したフラッ
シュＥＥＦＲＯＭはＩＥＥＥＪｏｕｒｎａｌ　ｏｒ　５
ｏｌｉｄ−５ｔａｔｅ　Ｃ１ｒｃｕｉｔｓ、　ｖｏｌ、
２３．Ｎｏ、　５０ｃｔｏｂｅｒ　１９８８．　１１５
７頁〜１１６３頁に示されているものである。第４図を
参照して、メモリセルアしイの周辺にはＹゲート２とソ
ース線スイッチ３とＸデコーダ４と、Ｙデコーダ５とが
設けられている。

Ｘデコーダ４およびＹデコーダ５にはアトしストレスク
ロが接続され、外部から入力されたアドレス信号が入力
される。メモリセルアレイ１には、Ｙゲート２を介して
書込み回路７とセンスアンプ８とが接続される。書込み
回路７とセンスアンプ８は入出力バッファ９に接続され
る。

゛　プログラム電圧発生回路１０とベリファイ電圧発生
回路１１が設けられていて、外部から供給された電源Ｖ
ｅｃ、Ｖすとは異なる電圧が発生され、乙の電圧がＹゲ
ート２とＸデコーダ４などに与えられる。外部から入力
されたデータにより、動作モードの設定を行なうコマン
ドレジスタ１２とコマンドデコーダ１３が設けられてい
て、さらに制御回路１４には外部から制御信号Ｗ丁、“
σ１−２でＥが与えられる、。

第５図は第４図で示したメモリセルの断面図である。第
５図を参照して、メモリセルは半導体基板１５上に形成
されたフロー子、Ｊグケー１−１６とコシトロールゲ−
１・１７とソース拡？領域１８とドしフイ、拡散領域１
９とを含む。フローティノグゲ−１・１６と基板１５と
の間の酸化膜厚はたとえば１００スくらいに薄く、）・
７不ル現象を利用したフローティノグゲ−４・・１６中
の電子の移動を可能としている。

メモリセル１の動作は次のようになる。すなわち、プロ
グラム時には、ドしイＪ１９に６．５ｖ　程度のプログ
ラム電圧が与えられ、コントロールゲートｌ　１７には
Ｖ　ｐｐ　（１２Ｖ　）が与えられ、ソース１８は接地
される。このため、メモリセル１がオンして電流が流れ
る。この時、ドしイン１９の近傍でアバラノシェ降伏が
生し、電子、ホール対が発生する。このホール対は基板
１５を通じて接地電位に流れ、電子はチャネル方向に流
れてドレイ。

１９に流れ込む。そして一部の電子はフローティノゲゲ
ー１．１６とＦ　Ｌイル１９との間の電界で加速されて
、７０−子１．６’ゲー：・１６に？主人される。この
ようにして、メモリセル１のしきい値電圧を上げろ。こ
れを情報゛′φ゛′の記録と定義される。

一方、消去はドしイン１９をオーブーにし、コントロー
ルゲート１７を接地し、ノース１８にｖｐｐを印加して
行なわれろ。・ノース１８とフローティ、グゲート１６
との間の電位差のため１−レネル現象が生し、フロー子
、（ノグヶー１−１６　中の電子の引き抜きが起こる。

このようにして、メモリセル１のしきい値が下がる。こ
れを情報゛°１゛の記憶と定義する。

第６図は第４図に示したメモリセルアし・イの構成を示
す図である。第６図を参照して、メモリセルアレイはそ
のドレインがビット線２４に接続され、コントロールゲ
ートがワード線２５に接続されている。ワード線２５は
Ｘデコーダ４に接続され、ビット線２４はＹデコーダ５
の出力がそのゲートに入力されろＹゲートトラノンスタ
２６を介してＩ１０線２７に接続される。■７０線２７
にはセノスアンプ８および書込み回路７が接続され、ソ
ース線２８はソース線スイッチ３に接続されている。

次に、第４図ないし第６図を参照して従来のフラッシュ
ＥＥＦＲＯＭの動作について説明する。

まず、第６図に示した点線で囲まれたメモリセル１にデ
ータを書込む場合の動作について説明する。

外部から入力されたデータに応して、書込み回路７が活
性化され、Ｉ１０線２７にプログラム電圧が供給される
。同時に、アドレス信号によりＹデコーダ５およびＸデ
コーダ４を介してＹゲート２６、ワード線２５が選択さ
れ、ｖｐｐがメモリセル１に印加される。ソース線２８
はプログラム時にはソース線スイッチ３により接地され
る。このようにして、第６図中の１個のセルのみに電流
が流れ、ホットエレク１−ロンが発生し、そのしきい値
電圧が高くなる。

一方、消去は以下のようにして行なわれろ。まず、Ｘデ
コーダ４およびＹデコーダ５が非活性化され、ずへての
メモリセル１か非選択にされる。

すなわち、各メモリセルのワード線２５が接地され、１
−シイノはオープンにされる。、一方、ソース線２８に
はソース線スイ・ソチ３により高電圧が与えられる。こ
のようにして、トレネル現象によりメモリセルアレイ１
のしきい値は低い方ニノフトする。ソース線２８は共通
であるため、消去はすべてのメモリセルアしイヘー括し
て行なわれろ。

次に読出し動作について説明する。書込み動作と同様に
して、第６図の点線で囲まれたメモリセルの読出しにつ
いて説明する。まず、アドレス信号がＹデコーダ５とＸ
デコーダ４とによってデコードされ、選択されたＹブー
１−２とワード線２５が”　Ｈ”となる。この時、ソー
ス線２８はソース線スイッチ３によって接地される。こ
のようにして、メモリセルにデータが書込まれて、その
しきい値が高ければ、メモリセルのコントロールゲ−１
−にワード線２５から゛Ｈ′ルベル信号が与えられても
メモリセルはオンせず、ピット線２４からソース線２８
に電流は流れない。

一方、メモ１１セ／Ｌが消去されている時には、逆にメ
モリセルはオ、するため、ヒノ］・線２４からソース線
２８に電流が流れろ。メモリセルを介して電流が流れる
か否かをセ、スアノゴ８て検出し、読出しデータ゛’１
”、”０”が得られろ。このようにして、フラノ、ユＥ
ＥＰＲＯＭのデータの書込みおよび読出しが行なわれる
。

ＲＯＭの他の例として、紫外線を照射することによって
データを消去するＥＦＲＯＭがある。このようなＥＰＲ
ＯＭでは、フローティ、グゲー］、は電気的に中性にな
ると、それ以上にはフローティ、グゲー）・から電子か
引き抜かれず、メモリトランジスタのしきい値はＩＶ程
度以下にはならない。一方、）・ンネル現象を利用した
電子の引き抜きては、フローティジグゲートから電子が
過剰に引き抜かれ、フローティングゲー（・が正に帯電
してしまうということが起こる。この現象を過消去また
は過剰消去と称する。メモリ）・ラノジスクのしきい値
が負になってしまうと、その後の読出し、書込みに支障
をきたす。すなわち、読出し時に非選択でワードｗ、Ｌ
ベノＬが°“Ｌ”Ｌ−ベノしてあり、メモリｊ・う、、
；スフのコ、）・ロールゲ−１・線に印加される信号の
しベルが“Ｌ″；ベルであっても、そのメモリ１−ラＪ
、スクを介してビン）・線２４から電流が流れてしまう
ので、同一ビ・ノ！−線の読出しを行なおうとするメモ
リセルが書込み状態てしきい値が高（とも°′１″を読
出してしまう。また、書込み時においても過消去された
２メモリセルを介してリーク電流が流れるため、書込み
特性が劣化し、さらには書込み不能になってしまう。

このため、消去後に読出しを行なって、消去が正しく行
なわれたか否かをチエツク　（以下消去ベリファイと称
す）し、消去されないビットがある場合には再度消去を
行なう方法を取って、メモリセルに余分な消去パルスが
印加されるのを防ぐ方法が取られている。

こうして、消去時には消去パルスを数回印加して消去を
行なう。第７図はフラッシュＥＥＰＲＯＭメモリセル（
第４図）の繰り返し書き替え回数に対する消去を完了さ
せるための消去パルス数特性曲線図を示す。繰り返し書
き替え回数が増すにつれ、消去パルス数が急激に増加す
る。これは消去を繰り返すことによって、酸化膜中に電
子が徐々にトラップされ、この電子により消去時の電界
が緩和されろためである。

〔発明が解決しようとする課題〕

従来のフラッシュＥＥＰＲＯＭは以上の様に構成されて
いたので、繰り返し書き替え回数が増すと消去時間が増
加してしまうという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、メモリ消去電圧を変化させることにより、繰
り返し書き替え回数増加後の消去時間をほぼ一定とし、
オン・ボード上での書き替え、特にＣＰＵ＠ａしやすい
不揮発性半導体記憶装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る不揮発性半導体記憶装置は、半導体基板
上に電荷蓄積層を有するメモリ）・ラノジスタを行およ
び列方向にプレイ状に配置した電気的に書き込み・消去
可能な不揮発性半導体記憶装置において、電荷蓄積層中
の電子を引き抜く時の消去電圧を書き込み・消去回数の
カウノト値により変更するようにしたものである。

〔作用〕

本発明におけるメモリセルの消去電圧は、書き込み・消
去回数のカウンＩ−値によって変更することにより、繰
り返し書き替え回数増加後、消去時間が増加することを
防ぎＣＰＵ制御下てのオンボード上で使用性が良くなる
。

し実施例〕 以下、この発明の一実施例を図に従って説明する。第１
図はこの発明の一実施例である不揮発性半導体記憶装置
の書込み、読出し回路の回路図で図中前記従来のものと
同一符号は同一につきその説明は省略する。図において
、２０は書き込み・消去回数をカウントするカウンタ、
２１は昇圧回路である。昇圧回路２１は電源入力端子と
昇圧出力端子との間に直列接続された複数のダイオード
又はダイオードと等価の回路とその相互の接続点に夫々
接続された容量とによる順方向電荷転送動作によって所
望の昇圧電圧を得るものである。

繰り返し書き替え回数が少ない場合、すなわちカウンタ
（２０）の値が小さい場合は昇圧回路２１は働かず、・
ソース線スイッチ（３）に；よ外部電源Ｖｐｐまたは歎
■しベルダウンさせた消去電圧が出力される。ところが
、さらに繰り返し書き替え回数が増加し、消去時間が上
昇し始めろ回数程度（例えば、第７図の点Ａ）になると
、昇圧回路（２１）が働き消去電圧を上昇させろ。さら
にカウンタ（２０）値が増と、昇圧回路による電圧上昇
分をさらに上げ消去電圧を高めろ。第２図はこの発明の
一実施例である繰り返し書き替え回数に対する消去電圧
の変化の状態を示す曲線図で、消去電圧を高めることに
より、酸化膜中の１へラップ電子のために生じた電荷緩
和を補うことができる。よって、本実施例による繰り返
し書き替左回数と消去時間の関係は第３図のようになる
。

〔発明の効果〕 以上のようにこの発明によれば、フローティノブゲート
から電子を引き抜く消去電圧を繰り返し書き替え回数の
増加とともに上昇させろことにより、繰り返し書き替え
回数か増しても消去時間の増加が小さくなり、ＣＰＵ制
御下てのオ、ボード書き替えの使用性か良くなるという
効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例である不揮発性牢導体記憶
装置の書込み・読出し回路の回路図、第２図はこの発明
の一実施例である繰り返し書き替え回数に対する消去電
圧の変化を示す曲線図、第３図ζよこの発明の一実施例
である繰り返し書き替又回数に対する消去時間の変化を
示す曲線図、第４図は従来のフラッシュＥＥＰＲＯＭの
書込み、読出し回路のブロック図、第５図は第４図のメ
モリセルの断面図、第６図は第４図のメモリアレイの書
込み・読出し回路の回路図、第７図は従来のフラッシュ
ＥＥＰＲＯＭの繰り返し書き替え回数に対する消去時間
の変化を示す曲線図である。 図において、２，２６はＹゲート、３はソース線スイッ
チ、４はχデコーダ、５はＹデコーダ、７は書込み回路
、８はセッスアップ、２０はカラ。 り、２１ば昇圧回路を示す。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 　半導体基板上に電荷蓄積層を有するメモリトランジス
   タを、行および列方向にアレイ状に配置した電気的に書
   き込み、消去可能な不揮発性半導体記憶装置において、 前記電荷蓄積層中の電子を引き抜く時の消去電圧を書き
   込み、消去回数のカウント値により変更することを特徴
   とする不揮発性半導体記憶装置。