JPH04180680A - 絶縁ゲート型バイポーラトランジスタおよびその製造方法 - Google Patents
絶縁ゲート型バイポーラトランジスタおよびその製造方法Info
- Publication number
- JPH04180680A JPH04180680A JP28012390A JP28012390A JPH04180680A JP H04180680 A JPH04180680 A JP H04180680A JP 28012390 A JP28012390 A JP 28012390A JP 28012390 A JP28012390 A JP 28012390A JP H04180680 A JPH04180680 A JP H04180680A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- conductivity type
- drain electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ワイドベースバイポーラトランジスタのベー
ス電流を内蔵するＭＯＳＦＥＴによって供給する絶縁ゲ
ート型バイポーラトランジスタ（以下ＩＧＢＴと記す）
に関する。
ス電流を内蔵するＭＯＳＦＥＴによって供給する絶縁ゲ
ート型バイポーラトランジスタ（以下ＩＧＢＴと記す）
に関する。
ＩＧＢＴは、電圧駆動できる電力用スイッチング素子と
して一般に使われ始めている。そのうち多く使われてい
るのは、ｎチャネル型ＩＧＢＴて１、これはｎチャネル
縦型Ｍ ＯＳ Ｆ Ｅ Ｔ ＋；）ドレイン領域のドレ
イン電極側に ｐ″層を付加したものと言うことができ
、第２図のような構造を有する。この構造は次のように
して形成できる。すなわち、ｐ−基板２１の上に低比抵
抗のｎ゛層２積層し、さらにその上に高比抵抗のｎ−層
３を積層する。 このｎ−層３の表面部に選択的にｐ゛
層４形成し、さらにこのｐ゛層４表面部に選択的にＤ”
５を形成する。そして、ｐ°層４のうちのｎ−層３とｎ
−領域５ではさまれた領域をチャネル領域としてその上
にゲート絶縁膜６を介してゲート端子Ｇに接続されるゲ
ート電極７を形成する。このゲート電極７との間に絶縁
膜８を介してｐ′″層４とｎ゛層５接触するソース電極
９を形成し、また、ｐ″基板ｌの表面にドレイン電極１
０を配置する。ソース電極９にはソース端子Ｓが、ドレ
イン電極１０にはドレイン端子りが接続される。
して一般に使われ始めている。そのうち多く使われてい
るのは、ｎチャネル型ＩＧＢＴて１、これはｎチャネル
縦型Ｍ ＯＳ Ｆ Ｅ Ｔ ＋；）ドレイン領域のドレ
イン電極側に ｐ″層を付加したものと言うことができ
、第２図のような構造を有する。この構造は次のように
して形成できる。すなわち、ｐ−基板２１の上に低比抵
抗のｎ゛層２積層し、さらにその上に高比抵抗のｎ−層
３を積層する。 このｎ−層３の表面部に選択的にｐ゛
層４形成し、さらにこのｐ゛層４表面部に選択的にＤ”
５を形成する。そして、ｐ°層４のうちのｎ−層３とｎ
−領域５ではさまれた領域をチャネル領域としてその上
にゲート絶縁膜６を介してゲート端子Ｇに接続されるゲ
ート電極７を形成する。このゲート電極７との間に絶縁
膜８を介してｐ′″層４とｎ゛層５接触するソース電極
９を形成し、また、ｐ″基板ｌの表面にドレイン電極１
０を配置する。ソース電極９にはソース端子Ｓが、ドレ
イン電極１０にはドレイン端子りが接続される。
この素子は、ソース電極９を接地しゲート電極７とドレ
イン電極】０に正の電圧を与えると、 ｎ゛層２ｎ−層
３をドレインとし、ｎ“層５をソースとし、 ｐ°層４
の上にゲート絶縁膜６を介してゲート電極７を設けるこ
とによって構成されるＭＯＳＦＥＴがオンし、 ｐ°層
の前記チャネル領域を介してｎ−層３に電子が流れ込む
。 この電子流入に対応してｐ゛基板２１からｎ−層３
に正孔の注入がおこり、 ｎ−層３で伝導度変調がおこ
ることにより、この領域の抵抗が低くなる。
イン電極】０に正の電圧を与えると、 ｎ゛層２ｎ−層
３をドレインとし、ｎ“層５をソースとし、 ｐ°層４
の上にゲート絶縁膜６を介してゲート電極７を設けるこ
とによって構成されるＭＯＳＦＥＴがオンし、 ｐ°層
の前記チャネル領域を介してｎ−層３に電子が流れ込む
。 この電子流入に対応してｐ゛基板２１からｎ−層３
に正孔の注入がおこり、 ｎ−層３で伝導度変調がおこ
ることにより、この領域の抵抗が低くなる。
しかし、上記した従来のＩ ＧＢＴは、オン電圧は小さ
くなるが、オフ時に電子をドレイン電極ｌＯ側へ掃き出
しても ｐ゛層２１から正孔の注入がおこるため、 ｎ
−層３中に存在する少数キャリアである正孔の減少が進
まず、スイッチング時間が長いという問題がある。この
問題を解決するために、素子に電子線を照射したり、金
の拡散を行って電子と正札の再結合率を高める方法があ
る。しかし、これらの方法を実行すると、逆にＩＧＢＴ
のオン電圧が高くなる。すなわち、オン電圧とスイッチ
ング時間はトレードオフの関係にあり、両特性を同時に
改善することは非常に難しい。
くなるが、オフ時に電子をドレイン電極ｌＯ側へ掃き出
しても ｐ゛層２１から正孔の注入がおこるため、 ｎ
−層３中に存在する少数キャリアである正孔の減少が進
まず、スイッチング時間が長いという問題がある。この
問題を解決するために、素子に電子線を照射したり、金
の拡散を行って電子と正札の再結合率を高める方法があ
る。しかし、これらの方法を実行すると、逆にＩＧＢＴ
のオン電圧が高くなる。すなわち、オン電圧とスイッチ
ング時間はトレードオフの関係にあり、両特性を同時に
改善することは非常に難しい。
本発明の目的は、上記した従来技術め問題点に鑑み、オ
ン電圧を高めることな（スイッチング時間を短縮するこ
とが可能なＩ ＧＢＴを提供することにある。
ン電圧を高めることな（スイッチング時間を短縮するこ
とが可能なＩ ＧＢＴを提供することにある。
上記の目的を達成するために、本発明は第一導電型の第
一領域、第一領域の一側の表面部に選択的に形成された
第二導電型の第二領域、第二領域の表面部に選択的に形
成された高不純物濃度の第一導電型の第三領域、第一領
域の他側に隣接する高不純物濃度の第一導電型の第四領
域、第四領域の表面部に選択的に形成された第二導電型
の第五領域、第二領域の表面の第一領域と第三領域には
さまれた部分の上にゲート絶縁膜を介して設けられたゲ
ート電極、第二領域表面と第三領域表面に同時に接触す
るソース電極ならびに第四領域表面と第五領域表面に同
時に接触し、第四領域との間にショットキーバリアを形
成するドレイン電極を備えたものとする。
一領域、第一領域の一側の表面部に選択的に形成された
第二導電型の第二領域、第二領域の表面部に選択的に形
成された高不純物濃度の第一導電型の第三領域、第一領
域の他側に隣接する高不純物濃度の第一導電型の第四領
域、第四領域の表面部に選択的に形成された第二導電型
の第五領域、第二領域の表面の第一領域と第三領域には
さまれた部分の上にゲート絶縁膜を介して設けられたゲ
ート電極、第二領域表面と第三領域表面に同時に接触す
るソース電極ならびに第四領域表面と第五領域表面に同
時に接触し、第四領域との間にショットキーバリアを形
成するドレイン電極を備えたものとする。
第一導電型の第二領域の第二導電型の第一領域と第三領
域とにはさまれた部分をチャネル領域としてその上にゲ
ート絶縁膜を介してゲート電極を設けることによって構
成されたＭＯＳＦＥＴがら供給されるキャリアは、第四
領域に入るが、ドレイン電極との間のンヨットキーハリ
アにさえキラれて第五領域との間に接合に沿って流れる
ことにより、第四領域と第五領域の間に電位差が生じ、
第五領域から第四領域を通って第一領域に少数キャリア
の注入が生じる。それによって、従来のＩＧＢＴと同様
に伝導度変調がおこり、オン電圧は低下する。一方、タ
ーンオフ時には、第一領域と第二領域の接合が逆バイア
スされることによって空乏層が拡がり、押し出された多
数キャリアはンヨットキーバリアに比してはるかに高い
電圧により第四領域から直接ドレイン電極へ掃き出され
る。
域とにはさまれた部分をチャネル領域としてその上にゲ
ート絶縁膜を介してゲート電極を設けることによって構
成されたＭＯＳＦＥＴがら供給されるキャリアは、第四
領域に入るが、ドレイン電極との間のンヨットキーハリ
アにさえキラれて第五領域との間に接合に沿って流れる
ことにより、第四領域と第五領域の間に電位差が生じ、
第五領域から第四領域を通って第一領域に少数キャリア
の注入が生じる。それによって、従来のＩＧＢＴと同様
に伝導度変調がおこり、オン電圧は低下する。一方、タ
ーンオフ時には、第一領域と第二領域の接合が逆バイア
スされることによって空乏層が拡がり、押し出された多
数キャリアはンヨットキーバリアに比してはるかに高い
電圧により第四領域から直接ドレイン電極へ掃き出され
る。
この際、ドレイン電極からの少数キャリアの注入はおこ
らず、それまで存在した少数キャリアはソース電極から
掃き出されるので、第一領域中のキャリアは減少し、ス
イッチング時間が短くなる。
らず、それまで存在した少数キャリアはソース電極から
掃き出されるので、第一領域中のキャリアは減少し、ス
イッチング時間が短くなる。
第１図は本発明の一実施例のＩＧＥＴの構造を示し、第
２図と共通の部分には同一の符号が付されている。第２
図と異なり、ｐ゛基板２１が存在せず、ｎ４層２の表面
部にｐ゛層１形成されている。
２図と共通の部分には同一の符号が付されている。第２
図と異なり、ｐ゛基板２１が存在せず、ｎ４層２の表面
部にｐ゛層１形成されている。
このＩＧＢＴは次の工程で製造される。
まず、ｎ°基板２（第四領域）の上にｎ−層３（第一領
域）を、例えばエビタキンヤル法で積層する。
域）を、例えばエビタキンヤル法で積層する。
次に、その上面に酸化膜６ （ゲート絶縁膜）を形成し
た後さらにゲート電極７を形成し、その際のバターニン
グ用マスクを用いてｐ−層４（第二領域）を形成するた
めのイオン注入を行う。また、反対側の面からｐ゛層１
第五領域）を形成するためのイオン注入を行う。そして
、熱拡散により同時にｐ゛層１ｐ゛層４形成する。さら
に、ゲート電極７をマスクとしてのイオン注入と熱拡散
により、ｎ゛層５第三領域）を形成する。つづいて絶縁
膜８を形成し、その表面からｐ゛層４よびｎ＋層５の表
面にかけて、例えばアルミニウム（Ａ！りによりソース
電極９を形成する。最後に、ｎ°層２とショットキーバ
リアを形成するモリブデン（ＭＯ）からなるドレイン電
極１１をｎ°層２とｐ゛層１接触させることによりこの
素子が完成する。
た後さらにゲート電極７を形成し、その際のバターニン
グ用マスクを用いてｐ−層４（第二領域）を形成するた
めのイオン注入を行う。また、反対側の面からｐ゛層１
第五領域）を形成するためのイオン注入を行う。そして
、熱拡散により同時にｐ゛層１ｐ゛層４形成する。さら
に、ゲート電極７をマスクとしてのイオン注入と熱拡散
により、ｎ゛層５第三領域）を形成する。つづいて絶縁
膜８を形成し、その表面からｐ゛層４よびｎ＋層５の表
面にかけて、例えばアルミニウム（Ａ！りによりソース
電極９を形成する。最後に、ｎ°層２とショットキーバ
リアを形成するモリブデン（ＭＯ）からなるドレイン電
極１１をｎ°層２とｐ゛層１接触させることによりこの
素子が完成する。
なお、この実施例の素子には再結合率を高める目的で電
子線照射を行った。
子線照射を行った。
このようにして製造されたＩＧＢＴのターンオフ時間を
測定したところ、０７μｓｅｃであった。これに対し、
第２図に示す従来構造のＩＧＢＴに電子線を照射した場
合のターンオフ時間は０７９μｓｅｃであった。両者の
オン電圧はほぼ等しかった。また、第１図の構造に金を
拡散した別の実施例のＩ ＧＢＴのターンオフ時間は０
．６７μｓｅｃであったのに対し、第２図の構造のＩ
ＧＢＴに金を拡散したもののターンオフ時間は０．８２
μｓｅｃであった。オン電圧は差はなかった。なお、タ
ーンオフ時間は、誘導負荷接続時にゲートがＯｖになっ
た時点から、ドレイン電流がオン定常状態の１０％に低
下するまでの時間とした。
測定したところ、０７μｓｅｃであった。これに対し、
第２図に示す従来構造のＩＧＢＴに電子線を照射した場
合のターンオフ時間は０７９μｓｅｃであった。両者の
オン電圧はほぼ等しかった。また、第１図の構造に金を
拡散した別の実施例のＩ ＧＢＴのターンオフ時間は０
．６７μｓｅｃであったのに対し、第２図の構造のＩ
ＧＢＴに金を拡散したもののターンオフ時間は０．８２
μｓｅｃであった。オン電圧は差はなかった。なお、タ
ーンオフ時間は、誘導負荷接続時にゲートがＯｖになっ
た時点から、ドレイン電流がオン定常状態の１０％に低
下するまでの時間とした。
以上の実施例はｎチャネル型ＩＧＢＴであるが、ｎ型と
ｐ型をすべて入れ換えたｐチャネル型ＩＧＢＴについて
も同様に実施できる。
ｐ型をすべて入れ換えたｐチャネル型ＩＧＢＴについて
も同様に実施できる。
以上の説明から明らかなように、本発明によれば、従来
、のＩＧＢＴの第一導電型の層のＭＯ３構造の設けられ
る側と反対のドレイン電極側の第二導電型の層を全面に
設けないで一部のみとし、その代わりにドレイン電極が
第一導電型の層とショットキーバリアを形成するように
したことにより、オン時には伝導度変調をおこすキャリ
アが注入されるが、オフ時にはそのキャリアの注入がお
きないようにすることができた。この結果、オン電圧の
上昇を伴うことなくスイッチング時間を短くしたＩＧＢ
Ｔを得ることができた。
、のＩＧＢＴの第一導電型の層のＭＯ３構造の設けられ
る側と反対のドレイン電極側の第二導電型の層を全面に
設けないで一部のみとし、その代わりにドレイン電極が
第一導電型の層とショットキーバリアを形成するように
したことにより、オン時には伝導度変調をおこすキャリ
アが注入されるが、オフ時にはそのキャリアの注入がお
きないようにすることができた。この結果、オン電圧の
上昇を伴うことなくスイッチング時間を短くしたＩＧＢ
Ｔを得ることができた。
第１図は本発明の一実施例のＩＧＢＴの断面図、第２図
は従来構造のＩＧＢＴの断面図である。 １−Ｐ＋層、２−ｎ ”層、３−ｎ−層、４−Ｐ゛層、
５−ｎ＋層、６ °ゲート酸化膜、？−ゲート電極、９
パソース電極、ｌ ｌ−Ｍｏ電極（ドレイン電極）。 第１図
は従来構造のＩＧＢＴの断面図である。 １−Ｐ＋層、２−ｎ ”層、３−ｎ−層、４−Ｐ゛層、
５−ｎ＋層、６ °ゲート酸化膜、？−ゲート電極、９
パソース電極、ｌ ｌ−Ｍｏ電極（ドレイン電極）。 第１図
Claims (1)
- 【特許請求の範囲】 １）第一導電型の第一領域、第一領域の一側の表面部に
選択的に形成された第二導電型の第二領域、第二領域の
表面部に選択的に形成された高不純物濃度の第一導電型
の第三領域、第一領域の他側に隣接する高不純物濃度の
第一導電型の第四領域、第四領域の表面部に選択的に形
成された第二導電型の第五領域、第二領域の表面の第一
領域と第三領域にはさまれた部分の上にゲート絶縁膜を
介して設けられたゲート電極、第二領域表面と第三領域
表面に同時に接触するソース電極ならびに第四領域表面
と第五領域表面に同時に接触し、第四領域との間にショ
ットキーバリアを形成するドレイン電極を備えたことを
特徴とする絶縁ゲート型バイポーラトランジスタ。 ２）請求項１に記載の絶縁ゲート型バイポーラトランジ
スタにおいて、ショットキーバリアを形成するドレイン
電極としてモリブデン金属膜を用いたことを特徴とする
絶縁ゲート型バイポーラトランジスタ。 ３）請求項１または２に記載の絶縁ゲート型バイポーラ
トランジスタにおいて、第一導電型の第一領域のキャリ
アの再結合率を高めるために電子線照射を行うことを特
徴とする絶縁ゲート型バイポーラトランジスタの製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3448290 | 1990-02-15 | ||
| JP2-34482 | 1990-02-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04180680A true JPH04180680A (ja) | 1992-06-26 |
| JP2964609B2 JP2964609B2 (ja) | 1999-10-18 |
Family
ID=12415468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2280123A Expired - Lifetime JP2964609B2 (ja) | 1990-02-15 | 1990-10-18 | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2964609B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102683404A (zh) * | 2012-05-22 | 2012-09-19 | 上海宏力半导体制造有限公司 | 绝缘栅双极型晶体管及其制造方法 |
| CN103681811A (zh) * | 2012-09-01 | 2014-03-26 | 朱江 | 一种非完全发射区的绝缘栅双极晶体管及其制备方法 |
| EP3182463A1 (en) * | 2015-12-17 | 2017-06-21 | ABB Technology AG | Reverse blocking power semiconductor device |
| CN106887467A (zh) * | 2017-03-09 | 2017-06-23 | 西安电子科技大学 | 漏连接半超结氮化镓基垂直型异质结功率器件 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114709259B (zh) * | 2022-03-28 | 2024-06-18 | 重庆大学 | 一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126682A (ja) * | 1988-11-07 | 1990-05-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH02281660A (ja) * | 1989-04-21 | 1990-11-19 | Nec Corp | 縦型絶縁ゲート電導度変調型トランジスタ |
-
1990
- 1990-10-18 JP JP2280123A patent/JP2964609B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126682A (ja) * | 1988-11-07 | 1990-05-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH02281660A (ja) * | 1989-04-21 | 1990-11-19 | Nec Corp | 縦型絶縁ゲート電導度変調型トランジスタ |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102683404A (zh) * | 2012-05-22 | 2012-09-19 | 上海宏力半导体制造有限公司 | 绝缘栅双极型晶体管及其制造方法 |
| CN103681811A (zh) * | 2012-09-01 | 2014-03-26 | 朱江 | 一种非完全发射区的绝缘栅双极晶体管及其制备方法 |
| EP3182463A1 (en) * | 2015-12-17 | 2017-06-21 | ABB Technology AG | Reverse blocking power semiconductor device |
| CN106887467A (zh) * | 2017-03-09 | 2017-06-23 | 西安电子科技大学 | 漏连接半超结氮化镓基垂直型异质结功率器件 |
| CN106887467B (zh) * | 2017-03-09 | 2019-07-16 | 西安电子科技大学 | 漏连接半超结氮化镓基垂直型异质结功率器件及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2964609B2 (ja) | 1999-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5520215B2 (ja) | 改良された電力用スイッチングトランジスター | |
| KR100854078B1 (ko) | 모스 게이트형 전력용 반도체소자 및 그 제조방법 | |
| US4656493A (en) | Bidirectional, high-speed power MOSFET devices with deep level recombination centers in base region | |
| JPH09508492A (ja) | 整流ゲートを有する三端子ゲート制御半導体スイッチング・デバイス | |
| CN101170109A (zh) | 半导体装置及其制造方法 | |
| JPH03238871A (ja) | 半導体装置およびその製造方法 | |
| JP3182262B2 (ja) | 半導体装置 | |
| GB2303965A (en) | Reverse blocking IGBT | |
| JPH06196705A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| KR950014279B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH09186323A (ja) | 電力用絶縁ゲートバイポーラトランジスタ | |
| JPH07101737B2 (ja) | 半導体装置の製造方法 | |
| JPH04180680A (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JPH0888357A (ja) | 横型ｉｇｂｔ | |
| JPH06112494A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2808882B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH04312978A (ja) | Ｍｏｓコントロールサイリスタ | |
| JP4017763B2 (ja) | 静電誘導トランジスタ | |
| CN222602898U (zh) | 金属氧化物半导体场效应晶体管元胞结构、晶体管及电路结构 | |
| JP2629437B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JPH06252386A (ja) | 半導体装置 | |
| US6727527B1 (en) | Reverse blocking IGBT | |
| JP2856257B2 (ja) | ｐチャネル絶縁ゲートバイポーラトランジスタ | |
| JPH03166766A (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JPH0758322A (ja) | 半導体装置及びその製造方法 |