JPH04180318A - 同期保護方法および同期保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ディジタル搬送装置等に用いられる同期保護方法および
同期保護回路に関し、 同期外れが同期確立と交互に生じるような信号入力にお
いても同期エラー検出てきるようにすることを目的とし
、 入力信号が同期符号か否かを識別し、正常な同期符号を
受信した回数と異常な同期信号を検出した回数とを、予
め決められた倍率に従って累積保持または削除して、偶
然の一致に対する判定を直ちに出力に結びつけることか
ら保護する冗長度を与えるとともにそれら保持された回
数の比率によって同期が確立したか同期が外れたかを判
定して、その結果を信号出力するような構成の方法およ
び装置としたものである。

〔産業上の利用分野　〕

本発明は、ディジタル搬送装置等に用いられる同期保護
方法および同期保護回路に関する。

〔従来の技術　〕 従来のディジタル搬送装置における同期保護回路は、第
３図に示すように、識別部１と、保護部２と、出力部３
に分けられている。

識別部１は、入力した信号をチエツクして１９３ビツト
毎に１ビット送られてくる同期ビットであればハイレベ
ルで出力し、同期ビットでなければローレベルで出力す
る同期符号識別回路４を形成している。

保護部２は、識別部１の出力から連続ｍ（図中てはｍ＝
２）回のハイレベル符号が検出された場合を同期符号と
判定し、連続ｎ（図中ではｎ＝４）回のハイレベル符号
が検出された場合を同期エラーと判定する判定回路５を
形成している。

出力部３は、保護部２の判定結果より同期を確立した場
合にはハイレベルの信号を出力し、同期外れの場合には
ローレベルの信号を出力する出力回路６を形成している
。

判定回路５には、（テキサスインストルメント社製シフ
トレジスタ５Ｎ７４１７９等の）一方向シフトレジスタ
５ａと、ハイレベル出力端（Ｑｌ　、Ｑ２．Ｑ３．Ｑ、
’）の始めから２つの端子から出される出力信号を入力
し、それらの論理積を反転して出力するＮＡＮＤｕ路に
よって形成した前方保護回路５ｂと、ローレベル出力端
（回８９回２１回、１回、）の始めから４つの端子から
出される出力信号を入力し、それらの論理積を反転して
出力するＮＡＮＤ回路によって形成した後方保護回路５
ｃを備えている。

出力回路６には、２つのＮＡＮＤ回路６ａ。

６ｂを備え、前方保護回路５ｂの出力信号なＮＡＮＤ回
路６ａの入力端の一方に入力させ、後方保護回路５ｃの
出力信号をＮＡＮＤ回路６ｂの入力端の一方に入力させ
、各ＮＡＮＤ回路６ａ。

６ｂの入力端の他方には他方のＮＡＮＤ回路６ｂ、６ａ
の出力信号を入力させるように形成し、ＮＡＮＤ回路６
ａの出力信号を同期が確立されたか同期外れになったか
の確定信号として出力する。

この装置による同期保護は、同期符号識別回路４にディ
ジタル信号（第４図の（ａ）に示す）が入力されると、
１９３ビツト毎に１ビツトのハイレベル信号を同期ビッ
トとして同期符号識別回路４からハイレベルの信号を出
力する（その出力信号列を第４図の（ｂ）に示す）。そ
して、偶然の符号一致があった場合に、その符号を同期
符号と判定することを防ぐために前方保護回１ｉ：８５
ｂて２回連続して同期信号が検出された時に同期確立し
たと見做し、後方保護回路５ｃで４回連続して同期エラ
ーが検出された時に同期外れと見做す信号が出力部６か
ら出される。

〔発明が解決しようとする課題　〕

上記従来の同期保護回路では、同期とウド連続検出回数
ｍが同期連続エラー検出回数ｎよりも小さい（ｍくｎ）
ため、実際には同期が外れたにもかかわらずｎ回中に１
回でも同期符号と一致する符号が受信された場合には、
同期外れの検出が遅れることになるか、あるいはまた長
時間検出されないことがあるという問題点があった。

本発明は、上記問題点に鑑みて成されたものであり、そ
の解決を目的として設定される技術的課題は、同期外れ
が同期確立と交互に生じるような信号入力においても同
期エラー検出する同期保護方法および同期保護回路を提
供することにある。

〔課題を解決するための手段　〕

本発明は、上記課題を解決するための具体的な手段とし
て、第１図に示すように、同期保護方法を構成するにあ
たり、入力信号が同期符号か否かを識別し、正常な同期
符号を受信した回数と異常な同期信号を検出した回数と
を、予め決められた倍率に従って累積保持または削除し
て、偶然の一致に対する判定を直ちに出力に結びつける
ことから保護する冗長度を与えるとともにそれら保持さ
れた回数の比率によって同期が確立したか同期が外れた
かを判定し、その結果を信号出力することにしたもので
ある。

この方法を実現する装置としては、入力信号が同期符号
か否かを識別する符号識別部１１と、保持されている正
常または異常な同期信号を予め決められた倍率に従って
累積保持または削除させる回数更新制御部１２と、正常
な同期符号を受信した回数を保持する同期回数保持手段
１３ａおよび異常な同期信号を検出した回数を保持する
非同期回数保持手段１３ｂとを有して同期符号の偶然の
一致に対する判定を直ちに結果の出力に結びつけること
から保護する冗長度を与える保護部１３と、その保護部
１３からの出力信号に基づき同期確立の有無を出力する
出力部１４とを備えたものである。

前記保護部１３に設ける同期回数保持手段１３ａおよび
非同期回数保持手段１３ｂは、オン状態およびオフ状態
によってそれぞれを定義した同一手段によって形成した
ものであっても良い。

この場合において、第２図の実施例図に示すように、前
記回数更新制御部１２をシフトクロック発生部２２とし
、前記保護部１３を双方向シフトレジスタ２３ａを用い
て形成したものが望ましい。

〔作用〕

本発明は上記構成により、符号識別部１１によって入力
信号が同期符号か否か調べ、同期符号であれば保護部１
３の同期回数保持手段１３ａに同期符号の受信回数を回
数更新制御部１２の指定に従って保持し、同期信号でな
ければ保護部１３の非同期回数保持手段１３ｂにその受
信回数を回数更新制御部１２の指定に従って保持させて
、偶然に同期符号と一致したとしても直ちに一致結果を
出力させず、決められた異常と正常の比率に従って判定
し、出力部１４からその判定結果を出力させる。

また、同期回数保持手段１３ａおよび非同期回数保持手
段１３ｂが、オン状態およびオフ状態によって定義した
同一手段によって形成されたものであれば、回数更新制
御部１２の指定により、同期符号の受信回数より指定倍
率倍してオンさせ、同期符号でなかった回数より指定倍
率倍してオフさせ、あらかじめ決められたオン状態の数
によって判定する。

また、回数更新制御部１２をシフトクロック発生部２２
とし、前記保護部１３を双方向シフトレジスタ２３ａに
よって形成したものでは、指定クロック数に従って、双
方向シフトレジスタ２３ａを同期符号の受信回数にクロ
ック数倍して右シフトするか、または同期符号でなかっ
た回数にクロック数倍して左シフトして、規定の出力端
子より出力された出力信号により判定する。

〔実施例　〕

以下、本発明の実施例として、双方向シフトレジスタを
利用した場合について図示説明する。

第２図に実施例装置の構成を示す。

ここに、２１は符号識別部であって、入力信号をチエツ
クして、その信号が１９３ビツト毎に１ビット送られて
くる同期ビットであればハイレベルで信号出力し、同期
ビットでなければローレベルで信号出力する同期符号識
別回路２１ａと、その同期符号識別回路２１ａからの出
力信号を反転して左側シフトさせる制御信号として出力
するＮＯＴ回路２１ｂとを有する。

２２はシフトクロック発生部であって、同期符号の判定
結果に応じてビットシフトさせるクロック信号として、
同期が正常な場合に１つ、また、同期が異常な場合に２
つのパルス信号を出力する。

２３は保護部であって、同期ビットを入力して右にシフ
トし、非同期ビットを入力して左にシフトする双方向シ
フトレジスタ２３ａを備え、Ｑ１出力端子からの出力信
号と、Ｑ２出力端子からの出力信号なＮＯＴ回路２３ｂ
で反転した信号とにより同期確立か否かを決定する。

２４は出力部であって、保護部２３の２つの出力信号を
入力して、同期確立の場合はハイレベルで信号出力し、
同期外れの場合はローレベルで信号出力する。

シフトクロック発生部２２は、クロック信号ＣＬＯＣＫ
とそのクロック信号ＣＬＯＣＫの２倍の周波数のクロッ
ク信号２ＣＬＫを入力してそれらの論理積を出力するＡ
ＮＤ回路２２ａと、このＡＮＤ回路２２ａの出力信号と
同期符号識別回路２１ａの出力信号を入力してそれらの
論理積を出力するＡＮＤ回路２２ｂと、クロック信号Ｃ
ＬＯＣＫとＮＯＴ回路２１ｂの出力信号を入力してそれ
らの論理積を出力するＡＮＤ回路２２ｃと、ＡＮＤ回路
２２ｂとＡＮＤ回路２２ｃの両川力信号を入力してそれ
らの論理和を出力するＯＲ回路２２ｄを備える。

保護部２３には、初期状態がすべてローレベル（オール
０）のＱ、〜Ｑ８まての８つの出力端子を有する（テキ
サスインストルメント社製シフトレジスタ５Ｎ７４１９
８等の）双方向シフトレジスタ２３ａと、その双方向シ
フトレジスタ２３ａのＱ２出力端子からの出力信号を反
転して出力するＮＯＴ回路２３ｂを備え、双方向シフト
レジスタ２３ａには、右シフト（ＳＨＩＦＴ　ＲＩＧＨ
Ｔ）入力端子に同期符号識別回路２１ａの出力信号を入
力し、左シフト（Ｓｔ（ＩＦＴ　ＬＥＦＴ）入力端子に
ＮＯＴ回路２１ｂの出力信号を入力し、クロック（ＣＬ
ＯＣＫ）入力端子にシフトクロック発生部２２からの出
力信号を入力して、Ｑ１出力端子およびＱ２出力端子か
ら信号を出力部２４側へ出力する。

出力部２４は、ＮＯＴ回路２３ｂからの出力信号を入力
するＮＡＮＤ回路２４ａと、双方向シフトレジスタ２３
ａのＱ１出力端子からの出力信号を入力するＮＡＮＤ回
路２４ｂからなる出力回路を形成する。ＮＡＮＤ回路２
４ａにはＮＯＴ回路２１ｂの出力信号の他にＮＡＮＤ回
路２４ｂの出力信号を入力し、それらの論理積の反転し
た信号を出力する。ＮＡＮＤ回路２４ｂには双方向シフ
トレジスタ２３ａのＱ□出力端子からの出力信号の他に
ＮＡＮＤ回路２４ａの出力信号を入力し、それらの論理
積の反転した信号を出力する。

このように構成した実施例において、伝送されてきた信
号が１９３ビツト毎に１ビツトの割合で符号識別部２１
に入力される。その信号が同期ビットか否かにより、同
期ビットであればハイレベルの信号が、同期ビットでな
ければローレベルの信号が同期符号識別回路２１ａから
出力される。

同期符号識別回路２１ａからハイレベル信号が出力され
た（同期ＯＫの）場合には、双方向シフトレジスタ２３
ａの右シフト入力端子にハイレベル信号が入力されると
ともに、シフトクロック発生部２２からはパルス信号が
１つ出力されてクロック入力端子に入力され、ｌビウト
右にシフトされて、Ｑ１出力端子からハイレベル信号が
出力される。

引続いて出力された信号もハイレベル信号（同期ＯＫ）
の場合には、同様にして、１ビツト右にシフトされて、
Ｑ、、Ｑ２出力端子からハイレベル信号が出力される。

これらの出力信号は出力部２４に送信されて、Ｑ１出力
端子からの信号がＮＡＮＤ回路２４ｂに入力され、Ｑ２
出力端子からの信号がＮＡＮＤ回路２４ａに入力されて
、ＮＡＮＤ回路２４ａからハイレベルの信号が出力され
（図示例では２回）連続して同期ビットが検出されたの
で同期確立となる。

同期符号識別回路２１ａからローレベル信号が出力され
た（同期ＮＧの）場合には、双方向シフトレジスタ２３
ａの左シフト入力端子にＮＯＴ回路２１ｂを介してハイ
レベル信号が入力されるとともに、シフトクロック発生
部２２からはパルス信号が２つ出力されてクロック入力
端子に入力され、２ビツト左にシフトされて、Ｑ８．Ｑ
、出力端子からの出力がローレベル信号になる。

その後に続いて出力された信号がローレベル信号（同期
ＮＧ）の場合、同様にして、２ビツト左にシフトされて
、前回より番号の小さい２つの出力端子からの出力がロ
ーレベル信号になる。この繰返しにより、非同期ビット
が検出された場合には、Ｑ、出力端子がその番号の高い
方から順に２つづつローレベル出力に変り、（図示例で
は累積４回以内繰り返されて）全ての出力端子からの出
力信号がローレベルになった（Ｑ１出力端子までローレ
ベルになった）時には、出力部２４のＮＡＮＤ回路２４
ａから出力される信号がローレベルになって同期外れと
なる。

また、同期符号識別回路２１ａから出力される信号がハ
イレベル信号、ローレベル信号がランダムに出力される
場合には、右シフトが１ビツトづつであるのに対して左
シフトが２ビツトづつであり、連続して同期ビットが検
出されるよりも、非同期ビットが検出されて保護部２３
から出力される信号が全てローレベルになる方が速く、
同期外れが容易に検出される。

このように実施例では、同期確立と同期外れとの比率を
１／４の比率として、同期外れを検出し易くしたことに
よって、同期が外れた場合に偶然同期ビットと一致する
信号が受信された場合にも、容易に同期外れが検出がで
き、同期外れが検出されなかったことにより生じる時間
損失を削減できる。

なお、上記実施例は本発明の趣旨をより良く理解させる
ために具体的に述べたもので、特に指定されない限り、
別態様を制限するものではない。

たとえば、図示例では４回としたが、同期外れをより検
出しにくい厳しい条件にするために同期外れの検出条件
を（４回を越えて）多くするようにしても良い。

〔発明の効果　〕

以上のように本発明では、入力信号が同期符号か否かを
識別し、正常な同期符号を受信した回数と異常な同期信
号を検出した回数とを、予め決められた倍率に従って累
積保持または削除して、偶然の一致に対する判定を直ち
に出力に結びつけることから保護する冗長度を与えると
ともにそれら保持された回数の比率によって同期が確立
したか同期が外れたかを決定し、その結果を信号出力す
る同期保護方法としたことによって、従来において検出
できなかった同期符号と同期符号でない符号が交互に繰
り返される場合であっても同期エラーが検出でき、長時
間にわたる同期エラーの未検出によって生じる時間ロス
を解消できる。

また、同期保護回路を、符号識別部１１によって調べた
入力信号を、同期符号であれば同期回数保持手段１３ａ
に、同期信号でなければ非同期回数保持手段１３ｂに、
その受信回数に回数更新制御部１２が指定した倍率を掛
けて保持させて、偶然に同期符号と一致したとしても直
ちに一致結果を出力させずに冗長度を持たせるとともに
、決められた異常と正常の比率に従った判定結果を出力
させるようにしたことによって、非連続的に発生する同
期エラーを検出でき、エラー検出の周期が短縮できて、
無用な待ち時間を削減することができ、処理時間が短縮
できる。

さらに、オン状態およびオフ状態によって定義した同一
手段によって同期回数保持手段１３ａおよび非同期回数
保持手段１３ｂを形成し、回数更新制御部１２の指定に
より同期符号の受信回数より指定倍してオンさせ、また
は同期符号でなかった回数より指定倍してオフさせて、
決められたオン状態の数によって判定するようにしたこ
とによって、構成が簡素化され、費用が安価にできる。

そしてまた、回数更新制御部１２をシフトクロック発生
部２２とし、前記保護部１３を双方向シフトレジスタ２
３ａを利用して形成し、指定クロック数に従って、双方
向シフトレジスタ２３ａを同期符号の受信回数にクロッ
ク数倍して右シフトするか、または同期符号でなかった
回数にクロック数倍して左シフトして、規定の出力端子
より判定結果を出力することにより、部品調達が容易と
なり、構成がさらに一層前素化され、費用が安価にでき
る。

【図面の簡単な説明】

第１図は、本発明の原理構成図、 第２図は、実施例の同期保護回路を示す構成図、第３図
は、従来の同期保護回路を示す構成図、第４図は、同期
符号識別回路における入出力信号の説明図。 １１・・・符号識別部 １２・・・回数更新制御部 １３・・・保護部 １３ａ・・・同期回数保持手段 １３ｂ・・・非同期回数保持手段 １４・・・出力部 ２２・・・シフトクロック発生部 ２３ａ・・・双方向シフトレジスタ 第１図

Claims (4)

【特許請求の範囲】
1. （１）入力信号が同期符号か否かを識別し、正常な同期
   符号を受信した回数と異常な同期信号を検出した回数と
   を、予め決められた倍率に従って累積保持または削除し
   て、偶然の一致に対する判定を直ちに出力に結びつける
   ことから保護する冗長度を与えるとともにそれら保持さ
   れた回数の比率によって同期が確立したか同期が外れた
   かを判定して、その結果を信号出力する ことを特徴とする同期保護方法。
2. （２）入力信号が同期符号か否かを識別する符号識別部
   （１１）と、 保持されている正常または異常な同期信号を予め決めら
   れた倍率に従って累積保持または削除させる回数更新制
   御部（１２）と、 正常な同期符号を受信した回数を保持する同期回数保持
   手段（１３ａ）および異常な同期信号を検出した回数を
   保持する非同期回数保持手段（１３ｂ）とを有して同期
   符号の偶然の一致に対する判定を直ちに結果の出力に結
   びつけることから保護する冗長度を与える保護部（１３
   ）と、その保護部（１３）からの出力信号に基づき同期
   確立の有無を出力する出力部（１４）を 備えたことを特徴とする同期保護回路。
3. （３）前記保護部（１３）に設ける同期回数保持手段（
   １３ａ）および非同期回数保持手段 （１３ｂ）は、オン状態およびオフ状態によってそれぞ
   れを定義した同一手段によって形成したこと を特徴とする請求項２記載の同期保護回路。
4. （４）前記回数更新制御部（１２）をシフトクロック発
   生部（２２）とし、前記保護部（１３）を双方向シフト
   レジスタ（２３ａ）を用いて形成したこと を特徴とする請求項３記載の同期保護回路。