JPH04133513A - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JPH04133513A JPH04133513A JP25563390A JP25563390A JPH04133513A JP H04133513 A JPH04133513 A JP H04133513A JP 25563390 A JP25563390 A JP 25563390A JP 25563390 A JP25563390 A JP 25563390A JP H04133513 A JPH04133513 A JP H04133513A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- charging
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はチャージポンプ回路に関し、特にテレビ、ラジ
オ、無線通信装置等の送受信装置のチャージポンプ回路
に関する。
オ、無線通信装置等の送受信装置のチャージポンプ回路
に関する。
従来のチャージポンプ回路は、第２図に示すように、ハ
イ、ローの信号が入力する入力端子ｖ、Ｎ、入力信号に
応じて出力端子ｖ０に接続されたコンデンサＣの電荷を
充電する為、抵抗Ｒ１，ダイオードＤ１．トランジスタ
Ｑ１で構成された充電回路、同様にコンデンサＣの電荷
を放電する為抵抗Ｒ２、トランジスタＱ２で構成された
放電回路を有している。従来のチャージポンプ回路では
、コンデンサＣに充電する場合にはＩ ＋＝ （Ｖｃｃ
’ ＶＤＩ）／Ｒ，なる定電流で充電される。ここで
、Ｖｏｏは電源電圧ｒ ＶＤＩはダイオードＤ１の降下
電圧、Ｒ１は抵抗Ｒ＋の抵抗値を示している。
イ、ローの信号が入力する入力端子ｖ、Ｎ、入力信号に
応じて出力端子ｖ０に接続されたコンデンサＣの電荷を
充電する為、抵抗Ｒ１，ダイオードＤ１．トランジスタ
Ｑ１で構成された充電回路、同様にコンデンサＣの電荷
を放電する為抵抗Ｒ２、トランジスタＱ２で構成された
放電回路を有している。従来のチャージポンプ回路では
、コンデンサＣに充電する場合にはＩ ＋＝ （Ｖｃｃ
’ ＶＤＩ）／Ｒ，なる定電流で充電される。ここで
、Ｖｏｏは電源電圧ｒ ＶＤＩはダイオードＤ１の降下
電圧、Ｒ１は抵抗Ｒ＋の抵抗値を示している。
次にコンデンサＣにたまって電荷を放電する場ｑ、Ｖ＋
、／ｘ−ｒ ｅ、Ｌ＝工、ｅ なる電流で放電される。ここ
で、■、はトランジスタＱ２のもれ電流、ｑは電荷、Ｋ
はフランクの定数、Ｔは絶対温度を示している。コンデ
ンサＣの充放電時間は、コンデンサＣの容量値と前述の
充放電電流値り、Ｉ−とによって決まるが、第２図の点
線で囲んだ部分Ｂが集積回路化されると、充・放電々流
が一定化する為、充・放電時間を制御するためには、出
力端子■ｏに接続されているコンデンサＣの容量値を変
えるしか方法がない。しかしこの場合は、コンデンサＣ
は次段回路Ｅとの間でフィルタ回路を構成してし・る為
、容易に容量値を変えることは難かしかった。
、／ｘ−ｒ ｅ、Ｌ＝工、ｅ なる電流で放電される。ここ
で、■、はトランジスタＱ２のもれ電流、ｑは電荷、Ｋ
はフランクの定数、Ｔは絶対温度を示している。コンデ
ンサＣの充放電時間は、コンデンサＣの容量値と前述の
充放電電流値り、Ｉ−とによって決まるが、第２図の点
線で囲んだ部分Ｂが集積回路化されると、充・放電々流
が一定化する為、充・放電時間を制御するためには、出
力端子■ｏに接続されているコンデンサＣの容量値を変
えるしか方法がない。しかしこの場合は、コンデンサＣ
は次段回路Ｅとの間でフィルタ回路を構成してし・る為
、容易に容量値を変えることは難かしかった。
こ発明が解決しようとする課題〕
このような従来のチャージポンプ回路では、充・放電時
間を制御する為にはコンデンサＣの容量値を変えるしか
方法がないか、この場合コンデンサＣは次段回路Ｅとの
間でフィルタ回路を構成しているため、選べる容量値の
範囲が小さいという問題があった。
間を制御する為にはコンデンサＣの容量値を変えるしか
方法がないか、この場合コンデンサＣは次段回路Ｅとの
間でフィルタ回路を構成しているため、選べる容量値の
範囲が小さいという問題があった。
本発明の目的は、前記問題を解決し、コンデンサの容量
値を変えずに済むようにしたチャージポンプ回路を提供
することにある。
値を変えずに済むようにしたチャージポンプ回路を提供
することにある。
口課題を解決するための手段〕
本発明のチャージポンプ回路の構成は、高レベル・低レ
ベルの二値信号が入力する入力端子と、出力端子と、前
記出力端子に接続されたコンデンサと、前記入力端子と
前記出力端子との間に介在する電子回路とを備えたチャ
ージポンプ回路において、前記電子回路は、外部抵抗に
よって可変できる低電流回路を有していることを特徴と
する。
ベルの二値信号が入力する入力端子と、出力端子と、前
記出力端子に接続されたコンデンサと、前記入力端子と
前記出力端子との間に介在する電子回路とを備えたチャ
ージポンプ回路において、前記電子回路は、外部抵抗に
よって可変できる低電流回路を有していることを特徴と
する。
二実施例〕
次に本発明について図面を参照して、説明する。
第１図は本発明の第１の実施例のチャージポンプ回路の
回路図である。
回路図である。
第１図において、本実施例は、ノ・イ・ローの信号が入
力する入力端子■。Ｎ、差動トランジスタＱ ＋ 、
Ｑ ２、及び抵抗Ｒｔ、Ｒ２，Ｒ５，Ｒ−よりなる入力
回路、可変できる抵抗ＲＬ、及びトランジスタＱ３、抵
抗Ｒ３、Ｒ４、ダイオードＤ１よりなる第１の定電流回
路、トランジスタＱ、、Ｑ５、ダイオードＤ２よりなる
第２の定電流回路、トランジスタＱい夕′イオードＤ４
よりなる第３の定電流回路、トランジスタＱｌ、ダイオ
ードＤ３よりなる第４の定電流回路、出力端子Ｖ。に接
続されたコンデンサＣを含み、構成されている。
力する入力端子■。Ｎ、差動トランジスタＱ ＋ 、
Ｑ ２、及び抵抗Ｒｔ、Ｒ２，Ｒ５，Ｒ−よりなる入力
回路、可変できる抵抗ＲＬ、及びトランジスタＱ３、抵
抗Ｒ３、Ｒ４、ダイオードＤ１よりなる第１の定電流回
路、トランジスタＱ、、Ｑ５、ダイオードＤ２よりなる
第２の定電流回路、トランジスタＱい夕′イオードＤ４
よりなる第３の定電流回路、トランジスタＱｌ、ダイオ
ードＤ３よりなる第４の定電流回路、出力端子Ｖ。に接
続されたコンデンサＣを含み、構成されている。
本実施例のチャージポンプ回路は、入力回路の第１の入
力端子を信号入力端子とし、第２の入力端子に抵抗によ
って電流が可変出来る第１の定電流回路の出力を接続し
、前記入力回路の第２及び第３の出力に各々第２及び第
３の定電流回路の入力を各々接続し、第２の定電流回路
の出力に第４の定電流回路の入力を接続し、第３．第４
の定電流回路の出力を互に接続し、その接続点を出力端
子とし、この出力端子にコンデンサ、又は１つ以上のコ
ンデンサ及び抵抗を接続して構成されることを特徴とす
る。
力端子を信号入力端子とし、第２の入力端子に抵抗によ
って電流が可変出来る第１の定電流回路の出力を接続し
、前記入力回路の第２及び第３の出力に各々第２及び第
３の定電流回路の入力を各々接続し、第２の定電流回路
の出力に第４の定電流回路の入力を接続し、第３．第４
の定電流回路の出力を互に接続し、その接続点を出力端
子とし、この出力端子にコンデンサ、又は１つ以上のコ
ンデンサ及び抵抗を接続して構成されることを特徴とす
る。
今、コンデンサＣの電荷を充電する場合、トランジスタ
ＱいダイオードＤ４よりなる第３の定電流回路で、Ｉ
ｏ” （ＶＢＩ！Ｄｌ＋ Ｉ ・ＲＩ ＶＥＥＱ３）
／ＲＬなる定電流で充電し、コンデンサＣの電荷を放
電する場合には、ダイオードＤ３．トランジスタＱ７よ
りなる第４の定電流回路で工。なる定電流で放電する。
ＱいダイオードＤ４よりなる第３の定電流回路で、Ｉ
ｏ” （ＶＢＩ！Ｄｌ＋ Ｉ ・ＲＩ ＶＥＥＱ３）
／ＲＬなる定電流で充電し、コンデンサＣの電荷を放
電する場合には、ダイオードＤ３．トランジスタＱ７よ
りなる第４の定電流回路で工。なる定電流で放電する。
ここで、Ｉ ＝ （ＶＣＣＶＤＩ） ／ （Ｒ３十Ｒ，
）を示し、さらにＶｃｃは電源電圧、ＶＢ！＋Ｄ＋はダ
イオードＤ１の電圧降下Ｉ ＶＢＥＱ３はトランジスタ
Ｑ３のベース・エミッタ間電圧、Ｒ１，Ｒ４は抵抗Ｒ３
，Ｒ，の抵抗値、Ｒ２は第１の定電流回路の電流を可変
できるＲＬの抵抗値を示している。
）を示し、さらにＶｃｃは電源電圧、ＶＢ！＋Ｄ＋はダ
イオードＤ１の電圧降下Ｉ ＶＢＥＱ３はトランジスタ
Ｑ３のベース・エミッタ間電圧、Ｒ１，Ｒ４は抵抗Ｒ３
，Ｒ，の抵抗値、Ｒ２は第１の定電流回路の電流を可変
できるＲＬの抵抗値を示している。
コンデンサＣの充・放電時間はコンデンサＣの容量値と
前述の充・放電々流値工。とによって決まり、第１図の
点線で囲んだ部分Ａが集積回路化されても、可変抵抗Ｒ
１によって■。が可変できるため、次段回路Ｅとの間で
フィルタ回路を構成しているコンデンサＣの容量を変え
ずに容易に充・放電時間を制御できる。
前述の充・放電々流値工。とによって決まり、第１図の
点線で囲んだ部分Ａが集積回路化されても、可変抵抗Ｒ
１によって■。が可変できるため、次段回路Ｅとの間で
フィルタ回路を構成しているコンデンサＣの容量を変え
ずに容易に充・放電時間を制御できる。
次に第３図は本発明の第２の実施例を示す回路図である
。第３図において、本実施例は、ノ・イ・ローの信号が
入力する入力端子ＶＩＮ、トランジスタＱ１、差動トラ
ンジスタＱ ２ 、 Ｑ ３、抵抗Ｒ＋ 。
。第３図において、本実施例は、ノ・イ・ローの信号が
入力する入力端子ＶＩＮ、トランジスタＱ１、差動トラ
ンジスタＱ ２ 、 Ｑ ３、抵抗Ｒ＋ 。
Ｒ２，Ｒｓ、Ｒ６よりなる入力回路、可変できる抵抗Ｒ
Ｌ％及びトランジスタＱいタイオードＤ１、抵抗Ｒ３よ
りなる第１の定電流回路、トランジスタＱ５、ダイオー
ドＤ２よりなる第２の定電流回路、トランジスタＱ７Ｎ
ダイオードＤ４よりなる第３の定電流回路、トランジ
スタＱｇｌ ダイオードＤ３よりなる第４の定電流回路
、出力端子ｖｏに接続されたコンデンサＣとを含み、構
成されている。
Ｌ％及びトランジスタＱいタイオードＤ１、抵抗Ｒ３よ
りなる第１の定電流回路、トランジスタＱ５、ダイオー
ドＤ２よりなる第２の定電流回路、トランジスタＱ７Ｎ
ダイオードＤ４よりなる第３の定電流回路、トランジ
スタＱｇｌ ダイオードＤ３よりなる第４の定電流回路
、出力端子ｖｏに接続されたコンデンサＣとを含み、構
成されている。
本実施例も、第１図と同様、コンデンサＣの電荷の充放
電は、Ｉ ｏ＝ （ＶＢＥＤｌ＋Ｉ ・Ｒ３ＶＢＥＱ４
）／ ＲＬなる定電流で充放電し、■。は抵抗Ｒして可
変でき、第１図で説明したと同様の効果が得られる。こ
こで、Ｉ ＝ （Ｖｃｃ Ｖｏｗ） ／ （Ｒ１＋
Ｒ４）、ＶＣＣは電源電圧、ｖＢＥＤｉはダイオードＤ
１の電圧降下、ＶＩｌＩＰ：。４はトランジスタＱ４の
ベース・エミッタ間電圧、Ｒ３，Ｒ，、ＲＬは各々抵抗
値を示している。
電は、Ｉ ｏ＝ （ＶＢＥＤｌ＋Ｉ ・Ｒ３ＶＢＥＱ４
）／ ＲＬなる定電流で充放電し、■。は抵抗Ｒして可
変でき、第１図で説明したと同様の効果が得られる。こ
こで、Ｉ ＝ （Ｖｃｃ Ｖｏｗ） ／ （Ｒ１＋
Ｒ４）、ＶＣＣは電源電圧、ｖＢＥＤｉはダイオードＤ
１の電圧降下、ＶＩｌＩＰ：。４はトランジスタＱ４の
ベース・エミッタ間電圧、Ｒ３，Ｒ，、ＲＬは各々抵抗
値を示している。
尚、第１．第２の実施例中のトランジスタは、バイポー
ラトランジスタタイプで表わされているが、Ｃ−ＭＯＳ
トランジスタタイプで構成しても同様の効果が得られる
。
ラトランジスタタイプで表わされているが、Ｃ−ＭＯＳ
トランジスタタイプで構成しても同様の効果が得られる
。
以上説明したように本発明は、コンデンサＣの電荷の充
・放電時間を制御するのに定電流方式でかつ電流値を可
変できるようにしたので、特に集積回路化した場合でも
、コンデンサＣの容量値を変えずに精度よく制御できる
という効果を有する。
・放電時間を制御するのに定電流方式でかつ電流値を可
変できるようにしたので、特に集積回路化した場合でも
、コンデンサＣの容量値を変えずに精度よく制御できる
という効果を有する。
第１図は本発明の第１の実施例のチャージポンプ回路の
回路図、第２図は従来例のチャージポンプ回路の回路図
、第３図は本発明の第２の実施例の回路図である。 Ｖｌ、・・・・・入力端子、ｖｏｏ・・・・電源、ｖ。 ・・・・出力端子ｔＱｉ〜Ｑ７・・・・・トランジスタ
、Ｄ〜Ｄ４・・・・・・タイオード１ Ｒ＋〜Ｒ，、Ｒ
，・旧・抵抗、Ｃ・・・・・コンデンサ、Ａ、Ｂ、Ｆ・
・・・・集積回路化部分、Ｅ・ ・次段回路。 代理人 弁理士 内 原 晋
回路図、第２図は従来例のチャージポンプ回路の回路図
、第３図は本発明の第２の実施例の回路図である。 Ｖｌ、・・・・・入力端子、ｖｏｏ・・・・電源、ｖ。 ・・・・出力端子ｔＱｉ〜Ｑ７・・・・・トランジスタ
、Ｄ〜Ｄ４・・・・・・タイオード１ Ｒ＋〜Ｒ，、Ｒ
，・旧・抵抗、Ｃ・・・・・コンデンサ、Ａ、Ｂ、Ｆ・
・・・・集積回路化部分、Ｅ・ ・次段回路。 代理人 弁理士 内 原 晋
Claims (1)
- 高レベル・低レベルの二値信号が入力する入力端子と、
出力端子と、前記出力端子に接続されたコンデンサと、
前記入力端子と前記出力端子との間に介在する電子回路
とを備えたチャージポンプ回路において、前記電子回路
は、外部抵抗によって可変できる低電流回路を有してい
ることを特徴とするチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25563390A JPH04133513A (ja) | 1990-09-26 | 1990-09-26 | チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25563390A JPH04133513A (ja) | 1990-09-26 | 1990-09-26 | チャージポンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04133513A true JPH04133513A (ja) | 1992-05-07 |
Family
ID=17281462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25563390A Pending JPH04133513A (ja) | 1990-09-26 | 1990-09-26 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04133513A (ja) |
-
1990
- 1990-09-26 JP JP25563390A patent/JPH04133513A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63302620A (ja) | 出力回路 | |
| US4611136A (en) | Signal delay generating circuit | |
| JPH09130218A (ja) | 演算増幅器およびディジタル信号伝達回路 | |
| US2956241A (en) | Complementary transistor multivibrator | |
| JPH04133513A (ja) | チャージポンプ回路 | |
| WO1995006977A1 (en) | Active impedance termination | |
| US6002296A (en) | Filter circuit with an intermittent constant current with constant period | |
| JPH0294918A (ja) | エミッタ結合論理回路 | |
| EP0484921B1 (en) | Differential circuit for converting a single phase signal into complementary signals | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JPH11177353A (ja) | 電圧電流変換回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPS6229311A (ja) | シユミツト回路 | |
| JPS5831614A (ja) | 三角波発振器 | |
| JPH0685536A (ja) | 電圧制御発振器 | |
| JPH0484512A (ja) | クランプ回路 | |
| JP2809157B2 (ja) | 電圧−電流変換回路 | |
| JPS6016121Y2 (ja) | ダイオ−ドゲ−ト形位相検波回路 | |
| JP2723703B2 (ja) | 演算回路 | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JPH0358603A (ja) | 利得制御回路 | |
| JPH05308276A (ja) | Ｅｃｌゲート | |
| JPH03145217A (ja) | 差動増幅回路 | |
| JPS61214810A (ja) | カレントミラ−回路 | |
| JPH01286605A (ja) | 定電流回路 |