JPS63302620A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPS63302620A JPS63302620A JP62138166A JP13816687A JPS63302620A JP S63302620 A JPS63302620 A JP S63302620A JP 62138166 A JP62138166 A JP 62138166A JP 13816687 A JP13816687 A JP 13816687A JP S63302620 A JPS63302620 A JP S63302620A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- input
- capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
- H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えば周波数分周を行なうプリスケーラＩ
Ｃ等のＥ ＣＬ （ｅａ＋１ｔｔｅｒ ｃｏｕｐｌｅｄ
ｌｏｇｉｃ ）回路の出力段に使用される出力回路に関
する。
Ｃ等のＥ ＣＬ （ｅａ＋１ｔｔｅｒ ｃｏｕｐｌｅｄ
ｌｏｇｉｃ ）回路の出力段に使用される出力回路に関
する。
（従来の技術）
プリスケーラＩＣ等のＥＣＬ回路の出力段に使用される
出力回路としては第３図のような回路が知られている。
出力回路としては第３図のような回路が知られている。
すなわち、この回路は、ＮＰＮトランジスタＱｌ 、Ｑ
２と抵抗Ｒ１、Ｒ２と定電流源１１とにより構成される
差動増幅回路の一方の出力すなわちノードＡの電位をプ
ルアップ用のＮＰＮトランジスタＱ３のベースに供給し
て出力端子Ｔ３への流出電流を増加すると共に、ＮＰＮ
トランジスタＱ４ 、Ｑ５より成るカレントミラー回路
によって出力端子Ｔ３からの流入電流を確保する構成で
ある。出力端子Ｔ３からの流入電流量はトランジスタＱ
５のコレクタ電流１ｃに等しいので、図示のようにトラ
ンジスタＱ５の寸法を０４よりも大きく設定することに
よってカレントミラー回路の入力電流となる定電流源Ｉ
２の電流値よりも大きな値の流入電流を得ることができ
る。
２と抵抗Ｒ１、Ｒ２と定電流源１１とにより構成される
差動増幅回路の一方の出力すなわちノードＡの電位をプ
ルアップ用のＮＰＮトランジスタＱ３のベースに供給し
て出力端子Ｔ３への流出電流を増加すると共に、ＮＰＮ
トランジスタＱ４ 、Ｑ５より成るカレントミラー回路
によって出力端子Ｔ３からの流入電流を確保する構成で
ある。出力端子Ｔ３からの流入電流量はトランジスタＱ
５のコレクタ電流１ｃに等しいので、図示のようにトラ
ンジスタＱ５の寸法を０４よりも大きく設定することに
よってカレントミラー回路の入力電流となる定電流源Ｉ
２の電流値よりも大きな値の流入電流を得ることができ
る。
出力端子Ｔ３に接続される回路は通常数１）Ｆ〜数ｉｏ
ｐ Ｆ程度の入力容量を有するので、入力端子Ｔ１．Ｔ
２に供給される入力信号の周波数が＾い時には、この出
力回路の負荷は主として容轟性の負荷となる。第３図で
は、この負荷容量をＣＬとして示している。
ｐ Ｆ程度の入力容量を有するので、入力端子Ｔ１．Ｔ
２に供給される入力信号の周波数が＾い時には、この出
力回路の負荷は主として容轟性の負荷となる。第３図で
は、この負荷容量をＣＬとして示している。
負荷容Ｉ ＣＬを充電する出力信号の立上がり時におい
ては、ＮＰＮトランジスタＱ３をエミッタフォロワとし
て使用していることでその立上がり波形の傾きを大きく
することができるが、負荷容量ＣＬの放電時すなわち出
力信号の立下がり波形の傾きは、出力端子Ｔ３からの流
入電流量が定電流源Ｉ２の電流値で決定されるトランジ
スタＱ５のコレクタ電流１ｃで制限されてしまうため小
さくなる。
ては、ＮＰＮトランジスタＱ３をエミッタフォロワとし
て使用していることでその立上がり波形の傾きを大きく
することができるが、負荷容量ＣＬの放電時すなわち出
力信号の立下がり波形の傾きは、出力端子Ｔ３からの流
入電流量が定電流源Ｉ２の電流値で決定されるトランジ
スタＱ５のコレクタ電流１ｃで制限されてしまうため小
さくなる。
その様子を第４図に出力波形ｙｏｕｔｉとして示す。
この図において、縦軸は電圧、横軸は時間である。
このように出力信号の立下がり速度は遅いので、入力信
号の周波数が高い場合には負荷容Ｉ ＣＬが充分に放電
する前にトランジスタＱ３がオンしてしまうことがあり
、出力信号の振幅は出力波形Ｖ ｏｕｔ２のように小さ
くなってしまう。
号の周波数が高い場合には負荷容Ｉ ＣＬが充分に放電
する前にトランジスタＱ３がオンしてしまうことがあり
、出力信号の振幅は出力波形Ｖ ｏｕｔ２のように小さ
くなってしまう。
出力信号の立下がりの傾きはトランジスタＱ５のコレク
タ電流１ｃが小さい程小さくなるので、出力振幅の周波
数特性は第５図に示すようにｌｃが小さいほど悪化する
。また、良好な周波数特性を得るために定電流源Ｉ２に
流れる電流値を大きくすると、電源Ｖｃｃ端子から接地
端子に大きな電流値が常時流れることになり、消費電力
の増大が引起こされる。
タ電流１ｃが小さい程小さくなるので、出力振幅の周波
数特性は第５図に示すようにｌｃが小さいほど悪化する
。また、良好な周波数特性を得るために定電流源Ｉ２に
流れる電流値を大きくすると、電源Ｖｃｃ端子から接地
端子に大きな電流値が常時流れることになり、消費電力
の増大が引起こされる。
また、カレントミラー回路を構成しているトランジスタ
Ｑ５のベース・コレクタ間には容量Ｃｂｃが存在するた
め、出力信号の電圧が変化するとＣｂＣに変位電流が流
れてこれがカレントミラー回路の入力ＩＩとして加えら
れる。このため、出力信号の立上りではトランジスタＱ
５のベース電流が増加してｌｃが増加する。また、出力
の立下がりではＱ５のベース電流が減少してＩＣが減少
する。このｌｃの変化は出力電流を減少させる方向の変
化であり、出力振幅の周波数特性を低下させる１つの要
因となる。
Ｑ５のベース・コレクタ間には容量Ｃｂｃが存在するた
め、出力信号の電圧が変化するとＣｂＣに変位電流が流
れてこれがカレントミラー回路の入力ＩＩとして加えら
れる。このため、出力信号の立上りではトランジスタＱ
５のベース電流が増加してｌｃが増加する。また、出力
の立下がりではＱ５のベース電流が減少してＩＣが減少
する。このｌｃの変化は出力電流を減少させる方向の変
化であり、出力振幅の周波数特性を低下させる１つの要
因となる。
（発明が解決しようとする問題点）
この発明は前記のような点に鑑みなされたもので、従来
の出力回路では出力信号の周波数特性を改善して充分な
出力振幅を得ようとすると消費電力の増大を招いてしま
う点を改善し、低消費電力でしかも出力振幅の周波数特
性が良好な出力回路を提供することを目的とする。。
の出力回路では出力信号の周波数特性を改善して充分な
出力振幅を得ようとすると消費電力の増大を招いてしま
う点を改善し、低消費電力でしかも出力振幅の周波数特
性が良好な出力回路を提供することを目的とする。。
［発明の構成］
（問題点を解決するための手段）
この発明による出力回路にあっては、第１および第２の
信号入力端子にそれぞれ供給される入力信号の差電圧に
応じた信号を出力する差動増幅回路と、前記差動増幅回
路の一方の出力にベースが接続され、コレクタが第１の
電源電位供給端子に接続され、エミッタが信号出力端子
に接続されたＮＰＮトランジスタと、電流入力端が電流
源に接続され、電流出力端が前記信号出力端子に接続さ
れたカレントミラー回路と、前記差動増幅回路の他方の
出力と前記カレントミラー回路の電流入力端との間に接
続されたキャパシタとを具備したものである。
信号入力端子にそれぞれ供給される入力信号の差電圧に
応じた信号を出力する差動増幅回路と、前記差動増幅回
路の一方の出力にベースが接続され、コレクタが第１の
電源電位供給端子に接続され、エミッタが信号出力端子
に接続されたＮＰＮトランジスタと、電流入力端が電流
源に接続され、電流出力端が前記信号出力端子に接続さ
れたカレントミラー回路と、前記差動増幅回路の他方の
出力と前記カレントミラー回路の電流入力端との間に接
続されたキャパシタとを具備したものである。
（作用）
前記構成の出力回路にあっては、差動増幅回路の他方の
出力とカレントミラー回路の電流入力端との間に接続さ
れたキャパシタによって、カレントミラー回路の入力電
Ｒ１を入力信号に応じて変化せさることができ、プルア
ップ用のＮＰＮトランジスタがオンする場合にはカレン
トミラー回路の入力電流は減少され、またそのＮＰＮト
ランジスタが１フする場合には入力電流は増加される。
出力とカレントミラー回路の電流入力端との間に接続さ
れたキャパシタによって、カレントミラー回路の入力電
Ｒ１を入力信号に応じて変化せさることができ、プルア
ップ用のＮＰＮトランジスタがオンする場合にはカレン
トミラー回路の入力電流は減少され、またそのＮＰＮト
ランジスタが１フする場合には入力電流は増加される。
したがって、電源電流を増加させることなく出力端子に
結合される容量負荷への充放電電流を増加させることが
でき、低消費電力で且つ周波数特性の良好な出力振幅を
得ることが可能となる。
結合される容量負荷への充放電電流を増加させることが
でき、低消費電力で且つ周波数特性の良好な出力振幅を
得ることが可能となる。
（実施例）
以下、第１図および第２図を参照してこの発明の詳細な
説明する。
説明する。
第１図はこの発明の一実施例に係る出力回路を示すもの
で、差動増幅回路の一方の出力をプルアップ用のＮＰＮ
トランジスタＱ３のベースに供給して出力端子Ｔ３への
流出電流を増加すると共に、ＮＰＮトランジスタＱ４
、Ｑ５より成るカレントミラー回路によって出力端子Ｔ
３からの流入電流を確保する点は第３図の従来の出力回
路と同様であるが、この回路にはざらに差動増幅回路の
他方の出力とカレントミラー回路の電流入力端との間に
キャパシタＣ１を設け、このキャパシタＣ１によりカレ
ントミラー回路の入力電流口を入力信号に応じて変化さ
せる構成になっている。また、カレントミラー回路を構
成するトランジスタＱ５のサイズはトランジスタＱ４よ
りも大きく設計され、カレントミラー回路の出力電流１
ｃを定電流源ｒ２の電流値よりも大きくしている。
で、差動増幅回路の一方の出力をプルアップ用のＮＰＮ
トランジスタＱ３のベースに供給して出力端子Ｔ３への
流出電流を増加すると共に、ＮＰＮトランジスタＱ４
、Ｑ５より成るカレントミラー回路によって出力端子Ｔ
３からの流入電流を確保する点は第３図の従来の出力回
路と同様であるが、この回路にはざらに差動増幅回路の
他方の出力とカレントミラー回路の電流入力端との間に
キャパシタＣ１を設け、このキャパシタＣ１によりカレ
ントミラー回路の入力電流口を入力信号に応じて変化さ
せる構成になっている。また、カレントミラー回路を構
成するトランジスタＱ５のサイズはトランジスタＱ４よ
りも大きく設計され、カレントミラー回路の出力電流１
ｃを定電流源ｒ２の電流値よりも大きくしている。
差動増幅回路の出力すなわちノードＡの電位とノードＢ
の電位は互いに逆相となるためノードＡの電位が立上る
際にはノードＢの電位が立下がるが、トランジスタＱ４
、Ｑ５のベース電位はほぼ一定であるので、この時に
はキャパシタｃ１の両端の電位差は減少し、キャパシタ
ｃ１は放電する。
の電位は互いに逆相となるためノードＡの電位が立上る
際にはノードＢの電位が立下がるが、トランジスタＱ４
、Ｑ５のベース電位はほぼ一定であるので、この時に
はキャパシタｃ１の両端の電位差は減少し、キャパシタ
ｃ１は放電する。
このキャパシタＣ１の放電電流は、定電流源１２の電流
値に加えられるが、Ｃ１の放電電流はＩ２と逆の向きで
あるため、カレントミラー回路の入力電流が減少し、そ
の結果、カレントミラー回路の出力電流１ｃは減少する
。トランジスタＱ３はエミッタフォロワとして動作して
いるため、ノードＡが立上りの時には出力端子Ｔ３の電
位も立上りであり、この時のＨａが減少することにより
出力端子Ｔ３への流出電流量は増加する。したがって、
出力信号の立上り時における動作を高速にすることが可
能になる。
値に加えられるが、Ｃ１の放電電流はＩ２と逆の向きで
あるため、カレントミラー回路の入力電流が減少し、そ
の結果、カレントミラー回路の出力電流１ｃは減少する
。トランジスタＱ３はエミッタフォロワとして動作して
いるため、ノードＡが立上りの時には出力端子Ｔ３の電
位も立上りであり、この時のＨａが減少することにより
出力端子Ｔ３への流出電流量は増加する。したがって、
出力信号の立上り時における動作を高速にすることが可
能になる。
ノードＡの電位が立下がりで、ノードＢの電位が立上り
の時には、萱ヤバシタＣ１の両端の電位差は増加し、キ
ャパシタＣ１の充電電流がＩ２に加えられてカレントミ
ラー回路の入力電流となる。
の時には、萱ヤバシタＣ１の両端の電位差は増加し、キ
ャパシタＣ１の充電電流がＩ２に加えられてカレントミ
ラー回路の入力電流となる。
この場合、キャパシタＣ１の充電電流はＩ２と同方向で
あるため、カレントミラー回路への入力電流は増加し、
その結果出力端子Ｔ３からの流入電流量が増加する。ノ
ードＡが立上りの時にはノードＢが立下がりでありトラ
ンジスタＱ３がオフとなるので、この時の流入電流の増
加により、出力信号の立下がり動作は高速になる。
あるため、カレントミラー回路への入力電流は増加し、
その結果出力端子Ｔ３からの流入電流量が増加する。ノ
ードＡが立上りの時にはノードＢが立下がりでありトラ
ンジスタＱ３がオフとなるので、この時の流入電流の増
加により、出力信号の立下がり動作は高速になる。
このように、キャパシタＣ１を用いることによって、カ
レントミラー回路の入力電流を入力信号に応じて変化さ
せ、出力端子の立上り、立下がりにおける流出、流入電
流を増加することができるめ、電源電流を増加すること
なく負荷容量の充放電電流を増加することができ、低消
費電力でしかも出力振幅の周波数特性が良好な出力回路
を実現できる。
レントミラー回路の入力電流を入力信号に応じて変化さ
せ、出力端子の立上り、立下がりにおける流出、流入電
流を増加することができるめ、電源電流を増加すること
なく負荷容量の充放電電流を増加することができ、低消
費電力でしかも出力振幅の周波数特性が良好な出力回路
を実現できる。
第２図はこの発明の第２の実施例を示すもので、ＮＰＮ
トランジスタＱ６を用いてトランジスタＱ４ 、Ｑ５の
ベース電流を増加させ、これによりカレントミラー回路
における入出力電流間の電流値誤差を削減した例である
。カレントミラー回路をこのような構成にしても、第１
図と同様に出力振幅の周波数特性を良好にできることは
もちろんである。
トランジスタＱ６を用いてトランジスタＱ４ 、Ｑ５の
ベース電流を増加させ、これによりカレントミラー回路
における入出力電流間の電流値誤差を削減した例である
。カレントミラー回路をこのような構成にしても、第１
図と同様に出力振幅の周波数特性を良好にできることは
もちろんである。
また、差動増幅回路は第１図および第２図に示した構成
のものに限らず、種々の構成が考えられる。
のものに限らず、種々の構成が考えられる。
［発明の効果］
以上のようにこの発明によれば、低消費電力でしかも出
力振幅の周波数特性が良好な出力回路が得られる。
力振幅の周波数特性が良好な出力回路が得られる。
第１図はこの発明の一実施例に係る出力回路を説明する
回路図、第２図はこの発明の他の実施例を説明する回路
図、第３図は従来の出力回路を説明する回路図、第４図
および第５図はそれぞれ第３図に示した回路の特性を説
明する図である。 Ｑ１〜Ｑ６・・・ＮＰＮトランジスタ、１１．１２・・
・定電流源、Ｃ１・・・キャパシタ、Ｒ１、Ｒ２・・・
抵抗。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 ＼〜ココへ電２．〆／−““”パ″゛・・２１１１１１
．−一′第４図 Ｉｆ１浪収 第５図
回路図、第２図はこの発明の他の実施例を説明する回路
図、第３図は従来の出力回路を説明する回路図、第４図
および第５図はそれぞれ第３図に示した回路の特性を説
明する図である。 Ｑ１〜Ｑ６・・・ＮＰＮトランジスタ、１１．１２・・
・定電流源、Ｃ１・・・キャパシタ、Ｒ１、Ｒ２・・・
抵抗。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 ＼〜ココへ電２．〆／−““”パ″゛・・２１１１１１
．−一′第４図 Ｉｆ１浪収 第５図
Claims (1)
- 【特許請求の範囲】 第１および第２の信号入力端子にそれぞれ供給される入
力信号の差電圧に応じた信号を出力する差動増幅回路と
、 前記差動増幅回路の一方の出力にベースが接続され、コ
レクタが第１の電源電位供給端子に接続され、エミッタ
が信号出力端子に接続されたＮＰＮトランジスタと、 電流入力端が電流源に接続され、電流出力端が前記信号
出力端子に接続されたカレントミラー回路と、 前記差動増幅回路の他方の出力と前記カレントミラー回
路の電流入力端との間に接続されたキャパシタとを具備
することを特徴とする出力回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62138166A JPS63302620A (ja) | 1987-06-03 | 1987-06-03 | 出力回路 |
| EP88108695A EP0293833A3 (en) | 1987-06-03 | 1988-05-31 | Output circuit having wide range frequency response characteristic |
| KR1019880006625A KR910009086B1 (ko) | 1987-06-03 | 1988-06-02 | 출력회로 |
| US07/201,219 US4906869A (en) | 1987-06-03 | 1988-06-02 | Output circuit having wide range frequency response characteristic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62138166A JPS63302620A (ja) | 1987-06-03 | 1987-06-03 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63302620A true JPS63302620A (ja) | 1988-12-09 |
Family
ID=15215571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62138166A Pending JPS63302620A (ja) | 1987-06-03 | 1987-06-03 | 出力回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4906869A (ja) |
| EP (1) | EP0293833A3 (ja) |
| JP (1) | JPS63302620A (ja) |
| KR (1) | KR910009086B1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2641143A1 (en) * | 1988-12-27 | 1990-06-29 | Thomson Composants Militaires | Output buffer amplifier in bipolar technology |
| JPH03157015A (ja) * | 1989-08-25 | 1991-07-05 | Fujitsu Ltd | Ｅｃｌ回路 |
| JPH0666678B2 (ja) * | 1989-11-30 | 1994-08-24 | 株式会社東芝 | Ｅｃｌ回路 |
| US5012128A (en) * | 1990-01-24 | 1991-04-30 | International Business Machines Corporation | High speed push-pull driver having current mirror pull-down |
| JPH0461419A (ja) * | 1990-06-29 | 1992-02-27 | Nec Corp | Ｅｃｌ回路 |
| US5089724A (en) * | 1990-11-30 | 1992-02-18 | International Business Machines Corporation | High-speed low-power ECL/NTL circuits with AC-coupled complementary push-pull output stage |
| JPH04334121A (ja) * | 1991-05-09 | 1992-11-20 | Nec Corp | 能動プルダウン回路 |
| US5122686A (en) * | 1991-07-18 | 1992-06-16 | Advanced Micro Devices, Inc. | Power reduction design for ECL outputs that is independent of random termination voltage |
| JP2998325B2 (ja) * | 1991-08-30 | 2000-01-11 | 日本電気株式会社 | Ｅｃｌ回路 |
| US5278464A (en) * | 1992-06-02 | 1994-01-11 | Motorola, Inc. | Using delay to obtain high speed current driver circuit |
| US5293083A (en) * | 1992-06-30 | 1994-03-08 | International Business Machines Corporation | Fast limited swing push-pull driver |
| US5506521A (en) * | 1992-08-03 | 1996-04-09 | Unisys Corporation | ECL driver with adjustable rise and fall times, and method therefor |
| US5321320A (en) * | 1992-08-03 | 1994-06-14 | Unisys Corporation | ECL driver with adjustable rise and fall times, and method therefor |
| DE4236430C1 (de) * | 1992-10-28 | 1994-02-17 | Siemens Ag | Schaltstufe in Stromschaltertechnik |
| US5381057A (en) * | 1993-05-03 | 1995-01-10 | Kabushiki Kaisha Toshiba | ECL gate having active pull-down transistor |
| DE69430328D1 (de) * | 1993-06-17 | 2002-05-08 | Sony Corp | Analog Digital-Umsetzer |
| DE4321483C2 (de) * | 1993-06-28 | 1995-04-20 | Siemens Ag | Leitungstreiberschaltstufe in Stromschaltertechnik |
| US5815014A (en) * | 1996-06-28 | 1998-09-29 | The Whitaker Corporation | Transistor based frequency multiplier |
| FR2762160B1 (fr) * | 1997-04-09 | 1999-12-03 | Commissariat Energie Atomique | Amplificateur de precision pour signaux impulsionnels |
| EP1603243B1 (en) * | 2004-05-31 | 2010-04-28 | STMicroelectronics Srl | Prescaling stage for high frequency applications |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5347244A (en) * | 1976-10-12 | 1978-04-27 | Hitachi Ltd | Semiconductor circuit |
| JPS6188617A (ja) * | 1984-09-28 | 1986-05-06 | アドバンスト・マイクロ・デイバイシズ・インコーポレーテツド | エミツタ接続された論理回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0009083A1 (de) * | 1978-09-19 | 1980-04-02 | Siemens Aktiengesellschaft | Schaltungsanordnung zum Wechseln des Bezugspotentials von logischen Signalen |
| DE3217237A1 (de) * | 1982-05-07 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur pegelumsetzung |
| DE3217512A1 (de) * | 1982-05-10 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur pegelumsetzung |
| DE3309396A1 (de) * | 1983-03-16 | 1984-09-20 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zur pegelanpassung |
| JPS6157118A (ja) * | 1984-08-29 | 1986-03-24 | Toshiba Corp | レベル変換回路 |
| US4644194A (en) * | 1985-06-24 | 1987-02-17 | Motorola, Inc. | ECL to TTL voltage level translator |
-
1987
- 1987-06-03 JP JP62138166A patent/JPS63302620A/ja active Pending
-
1988
- 1988-05-31 EP EP88108695A patent/EP0293833A3/en not_active Ceased
- 1988-06-02 US US07/201,219 patent/US4906869A/en not_active Expired - Lifetime
- 1988-06-02 KR KR1019880006625A patent/KR910009086B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5347244A (en) * | 1976-10-12 | 1978-04-27 | Hitachi Ltd | Semiconductor circuit |
| JPS6188617A (ja) * | 1984-09-28 | 1986-05-06 | アドバンスト・マイクロ・デイバイシズ・インコーポレーテツド | エミツタ接続された論理回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0293833A2 (en) | 1988-12-07 |
| KR910009086B1 (ko) | 1991-10-28 |
| US4906869A (en) | 1990-03-06 |
| EP0293833A3 (en) | 1990-03-07 |
| KR890001293A (ko) | 1989-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63302620A (ja) | 出力回路 | |
| US5177379A (en) | Emitter coupled logic circuit with reduced power consumption and high speed | |
| US4714900A (en) | Current output circuit having well-balanced output currents of opposite polarities | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| US4485351A (en) | Circuit for deriving of signals and counter cycle signals from one sided input signal | |
| JPH0294918A (ja) | エミッタ結合論理回路 | |
| JP2821612B2 (ja) | 出力回路 | |
| JPS6331214A (ja) | 可変遅延回路 | |
| KR910004855Y1 (ko) | 지연 회로 | |
| US4798973A (en) | High frequency charge pump/integrator circuit | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPS6022862A (ja) | 電源回路 | |
| JPH0322622A (ja) | 分周回路 | |
| JPS626367B2 (ja) | ||
| JPH037417A (ja) | 発振回路 | |
| JPS62281616A (ja) | Ｅｃｌ出力回路 | |
| JPH0463571B2 (ja) | ||
| JPH0683012B2 (ja) | 積分回路 | |
| JPS61214810A (ja) | カレントミラ−回路 | |
| JPH053933B2 (ja) | ||
| JPH0454017A (ja) | 高速ｅｃｌ回路 | |
| JPH04105419A (ja) | 高速ｅｃｌ回路 | |
| JPH03289214A (ja) | パワーオンリセット回路 | |
| JPH04180303A (ja) | 半導体集積回路 | |
| JPH04108219A (ja) | 論理回路 |