JPH0396997A - スクロール表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、情報処理装置等に用いられる表示画面を所定
の表示ラスタ数だけスク口ールして表示することのでき
るスクロール表示装置に関する。

［従来の技術］ 第６図は情報処理装置における従来の画像表示回路の一
例を示すブロッツク図である。

アドレスバスＡおよびデータバスＢを介して制御命令及
びデータの授受が行われる。アドレスバスＡにはＣＰＵ
ＩＯ、メインメモリ２０及びア１；レスセレクタ５０が
接続され、データバスＢにはＣＰＵＩＯ、メインメモリ
２０及びバストランシーバ６０がそれぞれ接続されてい
る。ＣＲＴＣ／１０はＣ　Ｒ　’Ｊ’　９　０の表示ア
ドレスＪ〕を発生させるための表示コン１一ロール回路
である。

またアドレスセレクタ５０は，表示メモリ３０のアドレ
スＣをアドレスパスパまたは表示ア１くレスＤに切換え
る動作を行う。

バストランシーバ６０はデータバスＢと表示メメリデー
タＥとの間のデータの授受を行う。

またデータランチ７０は表示メモリ３ｏから出力された
データＲを１度ラッチし、その後パラレル／シリアル変
換を行うシフ１〜レジスタ８ｏに込出する動作を行う。

シフ１〜レジスタ８０はデータラッチ７０から送られて
きたパラレルデータをシリアルデータに変換してビデオ
信号ト゛を発生させＣＲＴ９　０に送る。

ここで、ＣＲＴ９０は表示用ブラウン管であって、ビデ
オ信号Ｆに応して画像表示を行う。このような構或にお
いて、ＣＲＴ９　０に画面表示が行われている駁中は、
（’ｌ．　Ｒ　’Ｔ”　Ｃ　４　０は表示アＩ〜レスを
順次発生させアドレスセレクタ５ｏを介して表示メモリ
３０にこの表示アドレスを指示している。

表示アドレスに対応する表示メモリ３０のデータは、デ
ータラッチ７０を介してシフ１−レジスタ８０によりビ
デオ信号ＦとなりＣＲＴ９　０に表示される。

またＣ　Ｉ”　Ｕ　］．　Ｏが表示メモリ３０を直接ア
クセスする場合には、アドレスセレクタ５０が７１〜レ
スバスＡからのデータを表示メモリアドレスＣに但給す
るよう動作し、バス１〜ランシーバ６０がデタバスＢか
らのデータを表示メモリデータＥとして供給するように
動作することにより、ＣＰＵ１０は表示メモリ３０への
読出し書込みを実行することが出来る。

［発明が解決しようとする課題］ しかしながら、上記構成の回路では表示メモリ３０はメ
インメモリ２０に比較し高速性が要求されるため、価格
や実装面積の点で不利となる。

そこで通常の装置では、表示メモリ３０として１画而表
示分の記憶容量をもったメモリを用いることが多かった
。

このような装置において、Ｃ　Ｒ　ｌ’　９　０の画而
」一に縦Ｘライン、横ｙバイトの表示を行ない、この表
示をスクロールさせようとすると、Ｃ　Ｉ〕Ｕ　１．　
０はこの画面全体について表示メモリ３０の格納デタを
書き換えなければならないため，表示メモ３ ４　一 リ３０をｘＸｙ回アクセスする必要がある。

そこで高ｆｉｔ像の裏示装ｉｉ”＋：になればなるほど
、スクロール時にＣ　Ｐ　Ｕ　ｉ　Ｏが表示メモリ３０
をアクセスする回数が多くなりｃ　ｐ　ｕ　ｉ．　ｏの
ざ１荷が大きくなって、スクロールに時間がかかり、ス
ムーズなスクロールができないという問題があった。

本発明は」二連した高解像度になるほどスクロルの際、
時間がかかるという問題点を解消するためになされたも
ので、スクロールＩｋ￥のＣ　Ｔ｝ｔＪから表示メモリ
に対するアクセス回数を減らし、高速のスク口ールが可
能なスクロール表示装置を提供することを目的とする。

［課題を解決するための手段コ 本発明はスクロール表示装Ｆ１ｌにおいて、スクロール
指定時に表示画面から消去される表示データが格納され
ている表示メモリの領域を特定する手段と，スクロール
実行にともない表示画面に新たに表示される表示データ
を前記領域に」―ｊ１Σきする手段と、前記」一書きさ
れた表示データをスクロルアップ時には表示画面の最下
行に、スクロールダウン時には最上行に表示するよう表
示コン１〜ロル回路を制御する手段とを設けたものであ
る。

［作用］ 本発明では分割表示されている画面中の、スクロール指
定された表示ラスタ数の画像データを格納している表示
メモリの領域を特定し、この特定した領域にスクロール
実行にともなう新たな表示画面を」二書きし、この上書
きされた表示データを表示画面の最下行または最上行に
表示するようにする。

したがって分割画面の一部のみを格納した表示メモリを
アクセスするだけでスクロールを実行することができる
。

［実施例コ 以下本発明の一実旅例を図面に基づいて詳細に説明する
。

まづ、本発明の実施例を説明するに先立って，表示画面
上に所定の表示ラスタ数だけ複数の画面を分割して表示
するための表示アドレスを、順次発生させる表示コント
ロール回路（ＣＲＴＣ）について説明する。

第３図は特開昭６　０　−　２　２　１．　８　’１号
公報に示されたＣ　Ｒ　ＴＣの回路図である。■はＣ　
Ｒ　Ｕ’コン１一口ーラ、２は表示データを記憶する映
像メモリ、３は映像メモリ２から読み出されたバラレル
な表示データをシリアルデータに変換してビデオ信号と
するパラレル／シリアル変換器（Ｐ−Ｓ）．／１はこの
ビデオ信号の送出タイミングを作り出す１一ッ１・夕ロ
ック発生回路を示している。

映像メモリ２内には第４図に示すように表示デタ“Ａ”
、ＩＩ　Ｂ　Ｉ＋、・・・“Ｈ”が格納され、Ｃ　ＲＴ
画面」二に分割表示される。Ｎ，　、Ｎ？、・・Ｎ．は
表示開始アドレスを、ｎｌ．ｎ，，、・・ｎ．ａは表示
ラスタ数を、ｙは１ラスタ当たりのアドレス数をそれぞ
れ示す。映像メモリ２への書込み（描画モード）は、図
示せぬマイクロプロセッサ（以下ＣＰＵという）がモー
１〜レジスタ１］Ｏを猫画モードとし、アドレスカウン
タ１０８に映像メモリ２の先頭格納ア１〜レスをセソ１
−シ、このアドレスカウンタ１　０　８の出力をアドレ
スセレクタ１０９を介して映像メモリ２のア１〜レスバ
ス６に与え、さらにＣＲＴコン１−ローラ１の図示しな
いコントロール回路からライト信号をコントロールバス
７に与え、さらに表示データをデータバス８に与えるこ
とにより実行される。

またＣ　Ｐ　Ｕは、映像メモリ２の分割された表示デー
タの表示開始アドレスＮ，．Ｎ，　、・・・・Ｎ。を、
対応する表示開始アドレスレジスタ１０１ａ、１　０　
］．　ｂ、・・−１０１ｈに格納し、表示ラスタ数ｎｌ
．ｎ２、・・・ｎ．を対応する表示ラスタ格納レジスタ
１０２ａ．１０２ｂ、・・・１０２ｈに格納する。

映像メモリ２から表示データｉｔ　Ａ　＋＋、ＩＩ　Ｂ
　ＩＩ・・・　”　Ｉ−１　”を読出し、Ｃ尺Ｔ画面上
に表示するいわゆる表示モード時には、分割画面カウン
タ１０５をリセッ１〜し、表示開始７１〜レスセレクタ
１０３および表示ラスタセレクタ１．　０　４により表
示開始アドレスレジスタ１０］．ａ．表示ラスタ格納レ
ジスタ］．　０　２　ａの出力を選択し、各々表示アド
レスカウンタ１０６およびラスタカウンタ１０７ ８ ７にセットずる。表示ア１−レスカウンタ１　０　６の
出力は、アドレスセレクタ１０９を介してア１くレスバ
ス６に−りえられ、さらにリード信号がコン１〜ロール
バス７に与えられると、り−１〜メモリ２からデータバ
ス８に表示データが読み出される。

読み出されたデータは、パラレル／シリアル変換器３を
介してビデオ信シＪ・とじて出力される。この時モード
レジスタ１　１．　０はＣＰＵにより表示モドにセツ１
〜されており、７１〜レスセレクタ１０９が表示７１〜
レスカウンタ１０６の出力を選択して出力するように動
作する。１アドレスの表示デタがビデオ信号として出力
されると，Ｘ（１アドレスはＸドッ１〜で構成される）
ドッ１へクロックイ６にパルス（７１−レスクロノク）
を発生する分周回路１　１　１からパルスが出力され，
表示アＩ〜レスカウンタ１０６はカウン１・アップする
。

このアドレスクロノクが１ラスタ当たりの７１一レスｙ
だけカウントされると、分周回路１１２からパルス（ラ
スタクロノク）が出力され、ラスタカウンタ１．　０　
７はカウン１−ダウンする。ラスタカウンタ１０７のカ
ウン１〜値がｕ　Ｏ　ｒ＋となると、分割画面カウンタ
］．　０　５がカウン１〜アンプされ、表示開始７１〜
レスセレクタ１０３、ラスタセレクタ１　０　４は各々
次の分割画面の表示開始アドレスレジスタ１０ｌｂ、表
示ラスタ格納レジスタ１０２ｂの出力を選択し、この出
力を前述したと同様に表示アドレスカウンタ１０６、ラ
スタカウンタ１０７にセントし、以下同様の処理を行う
。

以後は、ラスタカウンタ１０７のカウント値が“Ｏ”と
なるごとに分割画面カウンタ１０５をカウン１ヘアップ
し、同様の処理を続行する。１画面分の表示データが映
像メモリ２から読み出されると、分割画面カウンタ１０
５は初期化され、再び表示開始アドレスレジスタ１０１
ａ、表示ラスタ格納レジスタ１０２ａの出力が表示アド
レスカウンタ１０６、ラスタカウンタ１０７にセツ１〜
される。

次に、本発１リ」によるスクロール時のＣ尺′Ｉ″Ｃと
映像メモリへのアクセスの制御方法とについて説明する
。

第５図は表示画面の初期設定を示したものである。第］
表示開始７１へレスレジスタＪ　Ｏ　］．　ｔｒは映像
メモリの先頭表示アドレスに（以下このアドレスをＮｍ
ｊｎとする）、第１−表示ラスタ格納レジスタ１　０　
２　ａは表示装置の仕様によって決定される表示可能ラ
スタ数（以下Ｘとする）に、設定される。第５図は、映
像メモリ」二にＣＰＵによって書込まれたデータｒｒ　
ｙ．　ｒ＋〜ＬＬ　８　Ｉ＋がそのまま表示画面に表示
されていることを示したものである。

またこの段階では表示には影響しないが、次画面の表示
開始アドレスレジスタ１０１ｂをＮｍｉｎに、次画面の
表示ラスタ格納レジスタ１　０　２　ｂを○とする初期
設定を行っておく。

第１図は本発明によるスクロールを実施するためのＣ　
Ｉ）　Ｕのプログラムのフローチャ−１・を示したもの
である。第１図において、 ｙ　：］ラスタ当たりの映像メモリ３１ｋｎ．：Ｊ行ス
クロール特、移動するラスタ数Ｎｓ：１行スクロールｌ
ｌ＋ｆの映像メモリアＩ−レスの変化分＝ｎｓＸｙ Ｎｍａｘ　：映像メモリの最終表示ラスタのア１・レス Ｗ：ＣＰＵのプログラム制御に使用される変数 と、それぞれ定義する。

制御方法は、スクロールの移動方向（ステップ１０１）
に応じて２つに分けられる。スクロールアップの場合に
はステップ１　０　２に処理が移行する。

なお、ここでスクロールアノプとはＣＲＴの表示が全体
に上に移動し、最下行に新しい次の行のデータが表示さ
れることをいい、スクロールダウンとはＣＲＴの表示が
全体に下に移動し最上行に新しい次の行のデータが表示
されることをいう。

スクロールアップの場合、先頭表示アドレスレジスタ１
０１ａと映像メモリの最終表示ラスタのアドレスＮｍａ
ｘ−Ｎｓとを比較し、先頭表示アドレスレジスタ１０１
ａがアドレスＮｍａｘ　−Ｎｓの値よりも小さい時には
ステソブ１　０　３に移りアドレスレジスタ１．　０　
１　ａの値を変数Ｗに保存する。

１　１　一 １　２一 ついでアドレスレジスタ１　０　１．　ａの値を映像メ
モリアドレスの変化分Ｎ８だけ加算して更新し（ステッ
プ１０／Ｉ）−　ラスタレジスタＪ　Ｏ　２　ａのイ１
１Ｌをスクロール時の移動ラスタ数０８だけ減算して更
新し、さらに次画面のラスタレジスタ１０２ｂの値を、
ラスタ数ｎ８だけ加算して更新する（ステップ１０６）
。　ついで映像メモリのＷアＩ−レスからＷ十Ｎｔｑ−
１７１・′レスまでに、スクロールアップによって新し
く表示される次の行のデータを害込む（ステップ１０７
）。この結果、見かけ」二はｎ８ラスタ分だけ表示が上
に移動し、スクロルアップが行われる。

第２Ａ図はこの時の映像メモリと表示両面との関係を示
したものである。図中に斜線で示したアドレスに対応す
る映像メモリ中にＣＰＵによって新しい桁のデータが書
込まれ、スクロールによって最下行に表示される。

次にアドレスレジスタ１０１ａの値がアドレスＮ　＋ｎ
ａｘ　−　Ｎ　ｇより大きい場合には、アドレスレジス
タ１　０　１．　ａに映像メモリの先頭の表示アドレス
Ｎｍｉｎを設定し（ステップ１０８）、表示可能ライン
数Ｘをラスタレジスタ１０２ａに設定し（ステップ１０
９）．次画面の先頭アドレスレジスタ１０２ｂの値をＯ
にセットし（ステップ１１０）、最終表示ラスタアドレ
スＮｍａｘ　　Ｎ　ｓ　＋　ｙのイ直を変数Ｗに保存す
る（ステップ１１１）。

その後、ステソプ１０７によりスクロールアップのため
のデータの書込を行ない、スクロールを実行する。

第２Ｂ図はこの時の映像メモリと表示画面との関係を示
したものである。図中に斜線で示した表示データＧの部
分にスクロールデータが書き換えられ、スクロール後に
表示される。

次にスクロールダウン時の処理について説明する。スク
ロールダウン時には、ステノプ１１２によりアドレスレ
ジスタ１０１ａの値が映像メモリの先頭の表示アドレス
Ｎｍｉｎと比較される。この値がＮｍｊｎより大きい時
はステップ１１７に進み、等しい時にはステップ１１３
に進む。ここでステップ１１３〜１．　１　６にしたが
ってＣＲＴＣ内のレジスタのイ直をそれぞれ変更し、ス
テップ１１６で設定した変数Ｗ内の値にしたがってステ
ップ１２１により映像メモリのＷアドレスからＷ＋Ｎ．
］アドレスまでスクロールダウンによって新しく表示さ
れるデータを書込む。

これによってスクロールダウンが行われ、最上行に更新
された表示データが表示される。

第２Ｃ図はこの時の映像メモリと表示画面との関係を示
している。図に示すように、映像メモリの最下行に該ｙ
１する部分のデータが７１Ｆき換えられスクロールダウ
ン後最上行に表示される。

次に、７１−レスレジスタ１０１ａの値がＮｍｉｎより
大きい場合には、ステップ１１７〜１−　２　０にした
がってＣ　Ｒ　ｉ”　Ｃレシスタのイ［ｌ′（の更新を
行い、ステップ１２］にしたがって映像メモリへの害込
みを行い、見かけ」―のスクロールダウンを行う。

第２Ｄ図はこの時の映像メモリと表示画面との関係を示
したものである。図中に斜線で示したＸの領域のデータ
が書き換えられ、スクロールダウン時に最上行に表示さ
れる。

なお、本発明はＣＲＴ表示に限定されるものではなく、
ラスタスキャンを行う表示装置にも使用出来ることはい
うまでもない。

［発明の効果］ 以上、実施例に基づいて詳細に説明したように、本発明
では分割表示制御を行うＣＲＴＣを使用し、このＣＲＴ
Ｃを前述したアルゴリズムにしたがって制御することに
より、画面のスクロール時に映像メモリを書き換える量
を、画面全体分からスクロールにより新しく表示が変更
される分のデータ分へと大きく減少させている。

したがって、ＣＰＵの負荷を減少させ高速な処理を可能
とするという勝れた利点がある。

【図面の簡単な説明】

第ｌ図は本発明の一実施例によるスクロール実施のフロ
ーチャ−１〜、第２Ａ図〜第２Ｄ図は第１図のフローチ
ャートにしたがって処理が行われた際の映像メモリと表
示画面との関係を示す図、第３図は分割表示を行う表示
コントロール回路の一例を示す回路図、第４図は第３図
の動作説明図、１　５ １　６ 第５図は本発明によりスクロール表示を行う際の画面の
初期設定を示す図、第６図は従来の画像表示回路のブロ
ック図を示したものである。 １０１ａ、１　０　ｌ　ｂ−−一分割された画面のそれ
ぞれの先頭表示開始７１−レスレジスタ、］．　０　２
　ａ、１０２ｂ・・・・・・分割画面のそれぞれの表示
ラスタ格納レジスタ、 ｎ　ｑ．・・・・・１行スクロール時に移動するラスタ
数、Ｎ３　・・・・・１行スクロール時の映像メモリア
Ｉ−レスの変化分、Ｎｍａｘ・・・・映像メモリの最終
表示ラスタのアドレス、Ｗ−・−ＣＰＵのプログラム制
御に使用される変数。

Claims (1)

1. 【特許請求の範囲】 表示画面上に所定の表示ラスタ数だけ複数の画面を分割
   して表示するための表示アドレスを順次発生させる表示
   コントロール回路（ＣＲＴＣ）と、この表示コントロー
   ル回路の指令に応答して表示画面に表示する画像データ
   を読出して出力する表示メモリとを具備したスクロール
   表示装置において、 スクロール指定時に表示画面から消去される表示データ
   が格納されている前記表示メモリの領域を特定する第１
   の手段と、 スクロール実行にともない表示画面に新たな表示データ
   を前記領域に上書きする第２の手段と、前記上書きされ
   た表示データをスクロールアップ時には表示画面の最下
   行に、スクロールダウン時には最上行に表示するよう前
   記表示コントロール回路を制御する第３の手段とを設け
   たことを特徴とするスクロール表示装置。