JPH0378195A - Ｅｐｒｏｍを内蔵したマイクロコンピュータ装置 - Google Patents
Ｅｐｒｏｍを内蔵したマイクロコンピュータ装置Info
- Publication number
- JPH0378195A JPH0378195A JP1215250A JP21525089A JPH0378195A JP H0378195 A JPH0378195 A JP H0378195A JP 1215250 A JP1215250 A JP 1215250A JP 21525089 A JP21525089 A JP 21525089A JP H0378195 A JPH0378195 A JP H0378195A
- Authority
- JP
- Japan
- Prior art keywords
- eprom
- voltage
- microcomputer
- low voltage
- readout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電池駆動又は低電圧動作を目的とする読み出し
専用メモリ（以下ＥＰＲＯＭと呼ぶ）内臓したマイクロ
コンピュータ装置（以下マイコンと呼ぶ）に関するもの
である。
専用メモリ（以下ＥＰＲＯＭと呼ぶ）内臓したマイクロ
コンピュータ装置（以下マイコンと呼ぶ）に関するもの
である。
従来のＥＦＲＯＭ内臓マイコンのＥ Ｐ ＲＯＭ 部の
回路は第３図に示すようにＥＰＲＯＭ部のソース側はす
べて共通にＧＮＤにつながれておシ、ワード線ＷＬＩ又
はＷＬ２の信号がハイレベルになったとき、ＥＦＲＯＭ
のドレイン側からソース側に電流が流れるか流れないか
でＥＦＲＯＭの内容を判断していた。
回路は第３図に示すようにＥＰＲＯＭ部のソース側はす
べて共通にＧＮＤにつながれておシ、ワード線ＷＬＩ又
はＷＬ２の信号がハイレベルになったとき、ＥＦＲＯＭ
のドレイン側からソース側に電流が流れるか流れないか
でＥＦＲＯＭの内容を判断していた。
従来のＥＦＲＯＭ回路は以上のように構成されていたの
で、低電圧で動作を行うためには、ＥＰＲＯＭ２が導通
開始するゲートを圧（以下スレッシュホールド電圧と称
す）を下げなければならず、このスレッシュホールド電
圧を下げるとＥＦＲＯＭＯソースドレイン間耐圧が減少
し、ワード線ＷＬＩ又はＷＬ２の信号にローレベル信号
がはいってもＥＰＲＯＭが導通してしまう欠点があシ、
低電圧動作が困難であるという問題点があった。
で、低電圧で動作を行うためには、ＥＰＲＯＭ２が導通
開始するゲートを圧（以下スレッシュホールド電圧と称
す）を下げなければならず、このスレッシュホールド電
圧を下げるとＥＦＲＯＭＯソースドレイン間耐圧が減少
し、ワード線ＷＬＩ又はＷＬ２の信号にローレベル信号
がはいってもＥＰＲＯＭが導通してしまう欠点があシ、
低電圧動作が困難であるという問題点があった。
本発明は上記のような問題点に鑑みてなされたもので、
低電圧でも動作可能なＥＰＲＯＭ内臓したマイコンを得
ることを目的とする。
低電圧でも動作可能なＥＰＲＯＭ内臓したマイコンを得
ることを目的とする。
本発明に係るＥＰＲＯＭを内臓したマイコンはＥＦＲＯ
Ｍのスレッシュホールド電圧を下ケ、ＥＰＲＯＭソース
側にワード線ＷＥ、１又はＷＩ、２のインバータ信号を
入力するようにしたものである。
Ｍのスレッシュホールド電圧を下ケ、ＥＰＲＯＭソース
側にワード線ＷＥ、１又はＷＩ、２のインバータ信号を
入力するようにしたものである。
本発明におけるＥＦＲＯＭを内臓したマイコンはＥＦＲ
ＯＭのゲート入力（ＷＬＩ〜ＷＬ２）にハイレベルが入
力されると、その反転信号がＥＦＲＯＭソース端に入力
され、ＥＰＲＯＭが消去されている場合にはドレインソ
ース間に電流が流れ、また、ゲート入力にローレベルが
入力された場合、その反転信号がＥＰＲＯＭソースに入
力されるため、ソースドレイン間には電流は流れない。
ＯＭのゲート入力（ＷＬＩ〜ＷＬ２）にハイレベルが入
力されると、その反転信号がＥＦＲＯＭソース端に入力
され、ＥＰＲＯＭが消去されている場合にはドレインソ
ース間に電流が流れ、また、ゲート入力にローレベルが
入力された場合、その反転信号がＥＰＲＯＭソースに入
力されるため、ソースドレイン間には電流は流れない。
以下、本発明を実施例を図に基づいて説明する。
第１図は本発明の一実施例であるＥＰＲＯＭ内臓マイコ
ンのＥＰＲＯＭ部を示す回路図、第２図はそのＥＦＲＯ
Ｍの特性を示すグラフである。
ンのＥＰＲＯＭ部を示す回路図、第２図はそのＥＦＲＯ
Ｍの特性を示すグラフである。
このＥＰＲＯＭ内臓マイコンのＥＰＲＯＭ部は、ＥＰＲ
ＯＭのデータを読み出しマイコンに伝える読み出し回路
１、低電圧動作を可能とするため、スレッシュホールド
電圧を下げたＥＰＲＯＭ２、ＥＰＲＯＭのスレッシュホ
ールド電圧を下げても、正常なＲＯＭＭみ出しを行うた
めに付加するインバータ３よシ構成されている。
ＯＭのデータを読み出しマイコンに伝える読み出し回路
１、低電圧動作を可能とするため、スレッシュホールド
電圧を下げたＥＰＲＯＭ２、ＥＰＲＯＭのスレッシュホ
ールド電圧を下げても、正常なＲＯＭＭみ出しを行うた
めに付加するインバータ３よシ構成されている。
今回使用するＥＰＲＯＭは第・２図の曲ＭＡに示すよう
に、ＥＦＲＯＭのドレイン電圧（Ｖｎｓ）を一定にした
とき、従来のＥＦＲＯＭでは曲線Ｂに示すようにゲート
電圧（Ｖａｓ）がある一定のレベル（１〜２Ｖ位）にな
らないと導通しないのに対し、ゲート電圧（Ｖａｓ）が
Ｏｖでもソースドレイン間に電流が流れるＥＰＲＯＭを
使用する。
に、ＥＦＲＯＭのドレイン電圧（Ｖｎｓ）を一定にした
とき、従来のＥＦＲＯＭでは曲線Ｂに示すようにゲート
電圧（Ｖａｓ）がある一定のレベル（１〜２Ｖ位）にな
らないと導通しないのに対し、ゲート電圧（Ｖａｓ）が
Ｏｖでもソースドレイン間に電流が流れるＥＰＲＯＭを
使用する。
このためＥＰＲＯＭに書き込みを行った場合に、そのス
レッシュホールド電圧を下げた分だけ書き込み後のスレ
ッシュホールド電圧も下がることになるので、使用電圧
範囲に最適な条件のスレッシュホールド電圧を決定しな
ければならない。
レッシュホールド電圧を下げた分だけ書き込み後のスレ
ッシュホールド電圧も下がることになるので、使用電圧
範囲に最適な条件のスレッシュホールド電圧を決定しな
ければならない。
本実施例はとのＥＦＲＯＭを使用することにより低電圧
動作を可能とする。
動作を可能とする。
以下、動作について説明する。
ＥＰＲＯＭ内臓マイコンはＥＦＲＯＭ２の読み出しの場
合、ＥＦＲＯＭ２のゲート入力、ワード線ＷＬｌ又はＷ
Ｌ２のどちらか一方のみハイレベルになるよう設計され
ている。最初にワード線ＷＬＩにハイレベルの信号が入
力された時について考える。
合、ＥＦＲＯＭ２のゲート入力、ワード線ＷＬｌ又はＷ
Ｌ２のどちらか一方のみハイレベルになるよう設計され
ている。最初にワード線ＷＬＩにハイレベルの信号が入
力された時について考える。
ワード線ＷＬ１信号にハイレベルの信号が入力されると
、ＥＰＲＯＭ２ａ、２ｂ のゲート電圧にハイレベル
が入力される。
、ＥＰＲＯＭ２ａ、２ｂ のゲート電圧にハイレベル
が入力される。
また、ＥＰＲＯＭ２ ａ、２ ｂのドレイン側は読み出
し回路によシ、ある一定の電圧が印加されている。この
電圧をＶＤとする。
し回路によシ、ある一定の電圧が印加されている。この
電圧をＶＤとする。
ワード線ＷＬＩ信号がハイレベルなので、その信号はイ
ンバータ回路３ａを経て反転され、ＥＰＲＯＭ２ａ、２
ｂのソースにはローレベルが入力される。これによシ、
ＥＰＲＯＭ ２ａ、２ｂはゲートにハイレベル、ソース
にローレベル、ドレインにＶＤが印加され、ＥＦＲＯＭ
が消去されている場合にはドレインソース間に電流が流
れる。
ンバータ回路３ａを経て反転され、ＥＰＲＯＭ２ａ、２
ｂのソースにはローレベルが入力される。これによシ、
ＥＰＲＯＭ ２ａ、２ｂはゲートにハイレベル、ソース
にローレベル、ドレインにＶＤが印加され、ＥＦＲＯＭ
が消去されている場合にはドレインソース間に電流が流
れる。
また、書き込みがＥＦＲＯＭ２に行われている場合には
ゲート電圧がハイレベルでも、ＥＰＲＯＭ２ａ＋２ｂの
スレッシュホールド電圧が書き込みにより上がっている
ためにＥＰＲＯＭ２ａ、２ｂは導通しない。
ゲート電圧がハイレベルでも、ＥＰＲＯＭ２ａ＋２ｂの
スレッシュホールド電圧が書き込みにより上がっている
ためにＥＰＲＯＭ２ａ、２ｂは導通しない。
以上の動作によｌ）ＥＰＲＯＭ２ａ、２ｂのソースドレ
イン間に電流が流れるか流れないかで読み出し回路１１
ｉ ＥＰＲＯＭ２ ａ、 ２ ｂのブータラ読ミ出スコ
とができる。また、ワード線ＷＬＩにハイレベルの信号
がはいると、マイコンはワード線ＷＬ２にはローレベル
の信号を入力して、２つのＥＦＲＯＭ２が同時に選択さ
れないようにする。ワード線ＷＬ２にローレベル信号が
入力されると、その信号はインバータ３を介して出力は
反転される。ただし、このインバータ３０Ｐチヤネルト
ランジスタのソース端がＥＦＲＯＭ２のドレイン端につ
ながれているため、インバータ３の出力は入力がローレ
ベルの時ＶＤとなる。
イン間に電流が流れるか流れないかで読み出し回路１１
ｉ ＥＰＲＯＭ２ ａ、 ２ ｂのブータラ読ミ出スコ
とができる。また、ワード線ＷＬＩにハイレベルの信号
がはいると、マイコンはワード線ＷＬ２にはローレベル
の信号を入力して、２つのＥＦＲＯＭ２が同時に選択さ
れないようにする。ワード線ＷＬ２にローレベル信号が
入力されると、その信号はインバータ３を介して出力は
反転される。ただし、このインバータ３０Ｐチヤネルト
ランジスタのソース端がＥＦＲＯＭ２のドレイン端につ
ながれているため、インバータ３の出力は入力がローレ
ベルの時ＶＤとなる。
これにより、ＥＰＲＯｈ（２ｃ、２ｄのゲート就圧＝ロ
ーレベル、ソース電圧−Ｖｎ、トレイン電圧＝ Ｖ。
ーレベル、ソース電圧−Ｖｎ、トレイン電圧＝ Ｖ。
となシ、本実施例に使用しているＥＰＲＯＭ２が、ゲー
ト電圧がＯｖで導通してもソースドレイン電圧が同じで
あるため電流は流れない。このため、このＥＰＲＯＭ２
ｃ、２ｄは読み出されない。次にワード線Ｗ Ｌ １
カローレベル、ワード線ＷＬ２がハイレベルのときはＥ
ＰＲＯＭ２ｃ、２ｄが選択され、ＥＰＲＯＭ２ｃ、２ｄ
のデータが読み出される。
ト電圧がＯｖで導通してもソースドレイン電圧が同じで
あるため電流は流れない。このため、このＥＰＲＯＭ２
ｃ、２ｄは読み出されない。次にワード線Ｗ Ｌ １
カローレベル、ワード線ＷＬ２がハイレベルのときはＥ
ＰＲＯＭ２ｃ、２ｄが選択され、ＥＰＲＯＭ２ｃ、２ｄ
のデータが読み出される。
上記のようにＥＰＲＯＭ２のスレッシュホールド成田を
下げ低電圧でもＥＦＲＯＭ２の読み出しを可能とし、さ
らにインバータ３を付加することにより、非選択ＥＰＲ
ＯＭ２の読み出しを禁示することにより、ＥＰＲＯＭ内
臓マイコンの低電圧動作を可能とする。
下げ低電圧でもＥＦＲＯＭ２の読み出しを可能とし、さ
らにインバータ３を付加することにより、非選択ＥＰＲ
ＯＭ２の読み出しを禁示することにより、ＥＰＲＯＭ内
臓マイコンの低電圧動作を可能とする。
以上のように本発明によれば、ＥＦＲＯＭ２のスレッシ
ュホールド電圧の低下、非選択ＥＦＲＯＭ２の読み出し
禁止回路によ＃）ＥＰＲＯＭ内臓マイコンの低電圧動作
を可能としておシ、これにより電池駆動用の製品等にＥ
ＰＲＯＭ内臓マイコンを直接使用することができ、工期
短縮、小量生産費用の削減、実使用状況（低電圧）での
マイコンのテストができる等の効果を奏する。
ュホールド電圧の低下、非選択ＥＦＲＯＭ２の読み出し
禁止回路によ＃）ＥＰＲＯＭ内臓マイコンの低電圧動作
を可能としておシ、これにより電池駆動用の製品等にＥ
ＰＲＯＭ内臓マイコンを直接使用することができ、工期
短縮、小量生産費用の削減、実使用状況（低電圧）での
マイコンのテストができる等の効果を奏する。
第１図は本発明の一実施例でらるＥ Ｆ ＲＯＭを内臓
するマイコンのＥＦＲＯＭの回路図、第２図は本発明お
よび従来共通のＥＦＲＯＭの基本特性グラフ、第３図は
従来のＥＰＲＯＭ内臓マイコンのＥＦＲＯＭの回路図で
らる。 図において、１は読み出し回路、２ａ〜２ｄはＥＰＲＯ
Ｍ、３ ａ、３ ｂはインバータ回路を示す。 なお、図中、同一符号は同一 又は相当部分を示す。
するマイコンのＥＦＲＯＭの回路図、第２図は本発明お
よび従来共通のＥＦＲＯＭの基本特性グラフ、第３図は
従来のＥＰＲＯＭ内臓マイコンのＥＦＲＯＭの回路図で
らる。 図において、１は読み出し回路、２ａ〜２ｄはＥＰＲＯ
Ｍ、３ ａ、３ ｂはインバータ回路を示す。 なお、図中、同一符号は同一 又は相当部分を示す。
Claims (1)
- 紫外線消去可能な読み出し専用メモリを内臓したマイ
クロコンピュータ装置において、この読み出し専用メモ
リが紫外線消去時には常時導通状態であることおよびそ
の制御のための制御回路を付加することにより、低電圧
でも動作可能とすることを特徴とするＥＰＲＯＭを内臓
したマイクロコンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215250A JPH0378195A (ja) | 1989-08-21 | 1989-08-21 | Ｅｐｒｏｍを内蔵したマイクロコンピュータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215250A JPH0378195A (ja) | 1989-08-21 | 1989-08-21 | Ｅｐｒｏｍを内蔵したマイクロコンピュータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0378195A true JPH0378195A (ja) | 1991-04-03 |
Family
ID=16669205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1215250A Pending JPH0378195A (ja) | 1989-08-21 | 1989-08-21 | Ｅｐｒｏｍを内蔵したマイクロコンピュータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0378195A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5535157A (en) * | 1993-11-30 | 1996-07-09 | Sgs-Thomson Microelectronics S.R.L. | Monolithically integrated storage device |
| US5581503A (en) * | 1992-03-17 | 1996-12-03 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US5844843A (en) * | 1992-03-17 | 1998-12-01 | Hitachi, Ltd. | Single chip data processing apparatus having a flash memory which is rewritable under the control of built-in CPU in the external write mode |
| US6414878B2 (en) | 1992-03-17 | 2002-07-02 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US7057937B1 (en) | 1992-03-17 | 2006-06-06 | Renesas Technology Corp. | Data processing apparatus having a flash memory built-in which is rewritable by use of external device |
-
1989
- 1989-08-21 JP JP1215250A patent/JPH0378195A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400609B1 (en) | 1992-03-17 | 2002-06-04 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US6414878B2 (en) | 1992-03-17 | 2002-07-02 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US5768194A (en) * | 1992-03-17 | 1998-06-16 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US5844843A (en) * | 1992-03-17 | 1998-12-01 | Hitachi, Ltd. | Single chip data processing apparatus having a flash memory which is rewritable under the control of built-in CPU in the external write mode |
| US6026020A (en) * | 1992-03-17 | 2000-02-15 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US6064593A (en) * | 1992-03-17 | 2000-05-16 | Hitachi, Ltd. | Semiconductor integrated circuit device having an electrically erasable and programmable nonvolatile memory and a built-in processing unit |
| US6130836A (en) * | 1992-03-17 | 2000-10-10 | Hitachi, Ltd. | Semiconductor IC device having a control register for designating memory blocks for erasure |
| US6166953A (en) * | 1992-03-17 | 2000-12-26 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US6181598B1 (en) | 1992-03-17 | 2001-01-30 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory |
| US6335879B1 (en) | 1992-03-17 | 2002-01-01 | Hitachi, Ltd. | Method of erasing and programming a flash memory in a single-chip microcomputer having a processing unit and memory |
| US5581503A (en) * | 1992-03-17 | 1996-12-03 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US6493271B2 (en) | 1992-03-17 | 2002-12-10 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US7965563B2 (en) | 1992-03-17 | 2011-06-21 | Renesas Technology Corp. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US6690603B2 (en) | 1992-03-17 | 2004-02-10 | Hitachi, Ltd. | Microcomputer including a flash memory that is two-way programmable |
| US6804152B2 (en) | 1992-03-17 | 2004-10-12 | Renesas Technology Corp. | Method for manufacturing a printed board on which a semiconductor device having two modes is mounted |
| US6999350B2 (en) | 1992-03-17 | 2006-02-14 | Renesas Technology Corp. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US7057937B1 (en) | 1992-03-17 | 2006-06-06 | Renesas Technology Corp. | Data processing apparatus having a flash memory built-in which is rewritable by use of external device |
| US7184321B2 (en) | 1992-03-17 | 2007-02-27 | Hitachi Ulsi Systems Co., Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US7295476B2 (en) | 1992-03-17 | 2007-11-13 | Renesas Technology Corp. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US7505329B2 (en) | 1992-03-17 | 2009-03-17 | Renesas Technology Corp. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| US5535157A (en) * | 1993-11-30 | 1996-07-09 | Sgs-Thomson Microelectronics S.R.L. | Monolithically integrated storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910008734A (ko) | 불휘발성 메모리 | |
| JPH0378195A (ja) | Ｅｐｒｏｍを内蔵したマイクロコンピュータ装置 | |
| US5179537A (en) | Semiconductor memory device having monitoring function | |
| US4803662A (en) | EEPROM cell | |
| JP3568868B2 (ja) | 読み出し専用メモリ | |
| KR940022295A (ko) | 플래시메모리를 포함하는 마이크로컴퓨터 | |
| KR850001615A (ko) | 집적 메모리회로 | |
| JP3607575B2 (ja) | 書込可能な読出専用メモリ | |
| JPH0444360B2 (ja) | ||
| US5771192A (en) | Bit line reference circuit for a nonvolatile semiconductor memory device | |
| KR930007184B1 (ko) | 반도체 집적회로 | |
| JPH05250899A (ja) | 半導体メモリ | |
| JPS6350798B2 (ja) | ||
| JPH0221015B2 (ja) | ||
| US5124587A (en) | Integrated circuit with a configuration circuit | |
| KR920020525A (ko) | 반도체 메모리 장치용 용장 회로 | |
| JPS6086859A (ja) | 不揮発性メモリ装置 | |
| US4977541A (en) | EPROM programming | |
| KR890008847A (ko) | 불휘발성 메모리 | |
| JP2005251315A (ja) | メモリ装置 | |
| JPS62273697A (ja) | 半導体メモリ−装置におけるワ−ド線駆動回路 | |
| SU1035639A1 (ru) | Формирователь записи-считывани дл запоминающих устройств | |
| JPH0233360Y2 (ja) | ||
| KR100685614B1 (ko) | 메모리 소자의 센스 회로 | |
| JPH03148877A (ja) | フローティングゲート型メモリー素子 |