[go: up one dir, main page]

KR920020525A - 반도체 메모리 장치용 용장 회로 - Google Patents

반도체 메모리 장치용 용장 회로 Download PDF

Info

Publication number
KR920020525A
KR920020525A KR1019920007108A KR920007108A KR920020525A KR 920020525 A KR920020525 A KR 920020525A KR 1019920007108 A KR1019920007108 A KR 1019920007108A KR 920007108 A KR920007108 A KR 920007108A KR 920020525 A KR920020525 A KR 920020525A
Authority
KR
South Korea
Prior art keywords
circuit
switching
switching element
output
data
Prior art date
Application number
KR1019920007108A
Other languages
English (en)
Other versions
KR960002011B1 (ko
Inventor
야스시 가또
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR920020525A publication Critical patent/KR920020525A/ko
Application granted granted Critical
Publication of KR960002011B1 publication Critical patent/KR960002011B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체 메모리 장치용 용장 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 1실시예의 용장 회로의 회로도,
제3도는 본 발명에 따른 제2실시의 용장 회로의 회로도.

Claims (4)

  1. 반도체 메모리 장치에서 결손 메모리 셀을 용장 메모리 셀로 대체하기 위한 용장 회로에 있어서, 불휘발성 메모리 셀로 구성되고 스위치 데이터가 기입될 수 있는 제1스위칭소자(TU); 상기 스위칭 데이터가 기입될 수 있고 상기 스위칭 데이터가 원하는 경우에 소거될 수 있는 제2스위칭 소자(TE;3, TM); 검사 단자(10)에 입력된 검사 신호(ST)에 기초하여 동작 모드 설정 신호를 출력시키는 검사모드 설정 회로(1); 상기 검사 모드 설정 회로로부터의 상기 동작 모드 설정 신호에 기초하여 상기 제1 및 제2스위칭 소자의 동작을 제어하는 스위칭 소자 제어 회로(2); 및 상기 스위칭 데이터가 상기 제1 및 제2 스위칭 소자 중의 최소한 하나의 소자 내로 기입될 때 스위칭 신호(SOUT)를 출력시키는 출력 회로(15)를 포함하는 것을 특징으로 하는 용장 회로.
  2. 제1항에 있어서, 상기 제2스위칭 소자가 기입된 데이터가 자외선 방사에 의해 소거될 수 있는 소거가능한 프로그래머블 판독 전용 메모리(EPROM)으로 구성되는 것을 특징으로 하는 용장 회로.
  3. 제1항에 있어서, 상기 제2스위칭 소자가 래치 회로(3) 및 상기 래치 회로의 출력에 의해 구동되는 MOS전계 효과 트랜지스터(TM)으로 구성되는 것을 특징으로 하는 용장 회로.
  4. 제1항에 있어서, 상기 출력 회로가 상기 제1스위칭 소자(TU)의 출력에 접속된 한 입력 단자(15a) 및 상기 제2스위칭 소자(TE; 3, TM)의 출력에 접속된 다른 입력 단자(15b)를 갖고 있는 2-입력 NOR 회로(15)로 구성되는 것을 특징으로 하는 용장 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920007108A 1991-04-27 1992-04-27 반도체 메모리 장치용 용장 회로 KR960002011B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3124766A JP3021771B2 (ja) 1991-04-27 1991-04-27 冗長回路
JP91-124766 1991-04-27

Publications (2)

Publication Number Publication Date
KR920020525A true KR920020525A (ko) 1992-11-21
KR960002011B1 KR960002011B1 (ko) 1996-02-09

Family

ID=14893590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920007108A KR960002011B1 (ko) 1991-04-27 1992-04-27 반도체 메모리 장치용 용장 회로

Country Status (3)

Country Link
US (1) US5319599A (ko)
JP (1) JP3021771B2 (ko)
KR (1) KR960002011B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781486A (en) * 1996-04-16 1998-07-14 Micron Technology Corporation Apparatus for testing redundant elements in a packaged semiconductor memory device
US5925144A (en) * 1997-03-13 1999-07-20 Western Digital Corporation Error correction code circuit that performs built-in self test
KR19990053744A (ko) * 1997-12-24 1999-07-15 김영환 반도체 소자의 게이트전극 형성방법
US6452845B1 (en) 1999-01-07 2002-09-17 Micron Technology, Inc. Apparatus for testing redundant elements in a packaged semiconductor memory device
JP4600792B2 (ja) 2000-07-13 2010-12-15 エルピーダメモリ株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532611A (en) * 1982-11-01 1985-07-30 Motorola, Inc. Redundant memory circuit
US4567580A (en) * 1983-06-29 1986-01-28 Fairchild Camera & Instrument Corporation Redundancy roll call technique
JP2785936B2 (ja) * 1988-04-12 1998-08-13 日本電気株式会社 冗長回路のテスト方法

Also Published As

Publication number Publication date
US5319599A (en) 1994-06-07
KR960002011B1 (ko) 1996-02-09
JPH04328398A (ja) 1992-11-17
JP3021771B2 (ja) 2000-03-15

Similar Documents

Publication Publication Date Title
KR870009397A (ko) 불휘발성 반도체기억장치
KR900008527A (ko) 반도체 기억장치
KR970012682A (ko) 강유전체 메모리장치 및 그 검사방법
KR980005018A (ko) 불휘발성 메모리 셀과 불휘발성 메모리에서의 2진 상태 프로그래밍 방법
KR900008526A (ko) 반도체 기억장치
KR950020749A (ko) 반도체 불휘발성 기억장치
KR920020525A (ko) 반도체 메모리 장치용 용장 회로
KR940022295A (ko) 플래시메모리를 포함하는 마이크로컴퓨터
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR910019055A (ko) 반도체 메모리 장치
KR20000005055A (ko) 다수의 전자 회로성분을 갖는 회로장치
KR890016442A (ko) 전자시계용 집적회로 및 전자시계
US6998873B2 (en) Data input/output buffer and semiconductor memory device using the same
KR920022148A (ko) 리던던시 기능을 가지는 반도체 메모리 장치
KR100222574B1 (ko) 반도체 메모리 장치의 어드레스 버퍼회로
KR100273301B1 (ko) 메모리 블록 선택 회로
JP2622051B2 (ja) Ｅｅｐｒｏｍ
KR20010039060A (ko) 플래시 메모리 장치
KR960025751A (ko) 플래쉬 메모리 장치
KR970023445A (ko) 미사용 입출력 핀의 레벨 설정회로
KR0172415B1 (ko) 반도체 메모리 장치내의 외부입력신호 검출회로
KR940006612B1 (ko) Eprom 트랜지스터 센싱회로
KR890002780A (ko) Lsi의 모드 설정회로
KR920006989A (ko) 불휘발성 반도체기억장치
KR960012480A (ko) 플레쉬 메모리 소자용 리던던시 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19920427

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19920427

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19950218

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19960118

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19960507

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19960515

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19960515

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19981217

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19991222

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20001222

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20020130

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20030123

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20040120

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20040120

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee