JPH0348171A - Leadless probe card of in-circuit tester for hybrid integrated circuit - Google Patents
Leadless probe card of in-circuit tester for hybrid integrated circuitInfo
- Publication number
- JPH0348171A JPH0348171A JP1183880A JP18388089A JPH0348171A JP H0348171 A JPH0348171 A JP H0348171A JP 1183880 A JP1183880 A JP 1183880A JP 18388089 A JP18388089 A JP 18388089A JP H0348171 A JPH0348171 A JP H0348171A
- Authority
- JP
- Japan
- Prior art keywords
- leadless
- probe card
- substrate
- circuit
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000523 sample Substances 0.000 title claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005259 measurement Methods 0.000 claims description 15
- 238000007689 inspection Methods 0.000 abstract description 22
- 239000003990 capacitor Substances 0.000 abstract description 4
- 238000003825 pressing Methods 0.000 abstract description 3
- 238000012360 testing method Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000691 measurement method Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011111 cardboard Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、混成集積回路用インサーキットテスターのリ
ードレスプローブカードに関し、更に詳しくは、混成集
積回路の形成におけるダイボンディングあるいはワイヤ
ーボンディングの前又は後に行う電気的検査のためのイ
ンサーキットテスターのリードレスプローブカードに関
する。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a leadless probe card for an in-circuit tester for hybrid integrated circuits, and more specifically, for use in a leadless probe card before or after die bonding or wire bonding in the formation of hybrid integrated circuits. This invention relates to a leadless probe card for an in-circuit tester for later electrical testing.
[従来の技術]
混成集積回路は、絶縁基板上に半導体部品や受動部品を
取り付けて電子回路を形成し、これをパッケージングし
て全体を一つの部品のように扱うものであるが、このよ
うな混成集積回路を作製する場合、全体がパッケージン
グされる前の中間段隋、即ち混成集積回路の作製工程の
中間において電気的検査をする必要がある。即ち回路化
設計、ハイブリッドIC化設計、パターン設計、スクリ
ーン作製、基板プロセス等の工程を経た後、回路基板の
電気的検査を行い、つぎにワイヤーボンディングした後
、更に検査をし、ついでサブストレートマウンテング工
程に入る。この回路基板の電気的検査においては、例え
ば基板にIC等のチップ部品をダイボンディングあるい
はワイヤーボンディングする(以下アセンブルするとい
う場合もある。)前に厚膜あるいは薄膜の基板の電気的
検査をすることにあり、これによりアセンブル後に発生
した不良の原因がアセンブル前に起きた基板による不良
なのか、又はアセンブル後に発生したものなのかを寒明
し、それを修復することが行われている。[Prior Art] A hybrid integrated circuit is a circuit in which semiconductor components and passive components are mounted on an insulating substrate to form an electronic circuit, which is then packaged and treated as a single component. When manufacturing a hybrid integrated circuit, it is necessary to perform electrical testing at an intermediate stage before the entire circuit is packaged, that is, in the middle of the manufacturing process of the hybrid integrated circuit. In other words, after going through processes such as circuit design, hybrid IC design, pattern design, screen fabrication, and board processing, the circuit board is electrically inspected, wire bonded, further inspected, and then the substrate mountain The process begins. In this electrical inspection of circuit boards, for example, electrical inspection of thick or thin film substrates is performed before die bonding or wire bonding (hereinafter also referred to as assembling) chip components such as ICs to the substrate. This allows us to determine whether the cause of a defect that occurs after assembly is a defect caused by the board that occurred before assembly or a defect that occurred after assembly, and then repair it.
従来このようなアセンブル前後の基板の電気的検査は、
第6図に示されているように基板11の所要の測定ポイ
ントにリードプローブ25を接触させて検査することが
行われているが、この場合、測定物の任意の測定ポイン
トに正確にリードプローブの先端を位置付け、プローブ
カード上に取り付けて固定していた。Conventionally, electrical inspection of boards before and after assembly is
As shown in FIG. 6, inspection is carried out by bringing the lead probe 25 into contact with a required measurement point on the substrate 11. The tip of the probe was positioned and fixed on the probe card.
このような機器を用いて行う検査において、外部のリー
ドピンまたはリード端子を使用する検査は、容易に行う
ことができるが、内部の任意のポイントを使用する、い
わゆる電圧、電流等の電気的情報の測定は、前記内部の
ポイントにリードプローブを接触させるか、外部ピンの
空きピンにあらかじめ配線をつないでおく等の方法で検
査をできるだけ容易にするべく措置を講じる方法が行わ
れている。In tests performed using such equipment, tests using external lead pins or lead terminals can be easily performed, but electrical information such as voltage and current that uses any internal point can be easily carried out. Measurements are carried out by taking measures to make the inspection as easy as possible, such as by bringing a lead probe into contact with the internal points, or by connecting wires to empty external pins in advance.
またOA機器、通信機器、民生機器、更には工業用機器
等の電子機器の多機能化、複合化、高性能化が促進され
、これにしたがってますます回路が大規模化し、更にア
ナログデジタル混在回路等になるに従い、これに伴って
インサーキットテスターやインサーキットエミュレータ
等を使用して回路内部のモジュール毎の検査やその部分
を除いたマザーボードの動作確認の検査が開発設計時に
おける重要な手段となっている。In addition, electronic devices such as OA equipment, communication equipment, consumer equipment, and even industrial equipment are becoming more multi-functional, complex, and high-performance. As a result, the use of in-circuit testers, in-circuit emulators, etc. to test each module inside the circuit and to check the operation of the motherboard excluding those parts has become an important means during development and design. ing.
[発明が解決しようとする問題点]
しかしながら、前述のようにリードプローブを用いるも
のにおいては、測定ポイントとリードプローブとの位置
合わせに際し、プローブを立てることが困難であるばか
りでなく、検査するまでに時間がかかるという問題があ
る。[Problems to be Solved by the Invention] However, as mentioned above, in the case where a lead probe is used, it is not only difficult to stand the probe up when aligning the measurement point and the lead probe, but also it is difficult to set up the probe before inspection. The problem is that it takes time.
また最近の混成集積回路においては、多品種少量生産が
多いので、機種毎の切替が難しいと共にブローバを保管
する場所や保管時におけるプローブの先端の保護に注意
する必要がある等の問題を有する。In addition, recent hybrid integrated circuits are often produced in small quantities with a wide variety of products, so there are problems such as difficulty in switching between different models and the need to be careful about where to store the blower and how to protect the tip of the probe during storage.
更にますます大規模化する回路、アナログデジタル混在
回路における検査では、リードプローブ式を用いる場合
は、多品種少量に対応させるために、ブローバを保管す
る場所や保管時におけるプローブの先端の保護に注意す
る必要があるばかりでなく、このような混成集積回路を
検査するためのインサーキットテスターが今だ市販され
ていないという不都合がある。Furthermore, when using a lead probe type for inspection of circuits that are becoming larger and larger, or analog-digital mixed circuits, care must be taken to protect the tip of the probe where the blower is stored and during storage, in order to handle high-mix, low-volume production. Not only is it necessary to test such hybrid integrated circuits, but there is also the disadvantage that in-circuit testers for testing such hybrid integrated circuits are not yet commercially available.
そこで本発明者は、前記の問題点につき種々研究を重ね
た結果、被測定物における測定ポイントに対応させてバ
ンブを形成したプローブカードを用いることにより、前
記問題点が解決されることを見出し、本発明はこの知見
に基づいてなされたものである。Therefore, as a result of various studies regarding the above-mentioned problems, the present inventor found that the above-mentioned problems could be solved by using a probe card in which bumps were formed corresponding to the measurement points on the object to be measured. The present invention has been made based on this knowledge.
したがって、本発明の目的は、検査が迅速かつ簡単で、
しかも保管が省スペースですみ、リードの先端の保護に
注意する必要がなく、更に低価格で製造し得る混成集積
回路用インサーキットテスターのリードレスプローブカ
ードを提供することにある。Therefore, it is an object of the present invention to make the test quick and easy;
Moreover, it is an object of the present invention to provide a leadless probe card for an in-circuit tester for hybrid integrated circuits that requires less space to store, does not require care to protect the tips of the leads, and can be manufactured at a low cost.
[問題点を解決するための手段]
本発明の前記目的は、基板上に被測定物の電気的測定箇
所と対応した位置にバンブを有することを特徴とする混
成集積回路用インサーキットテスターのリードレスプロ
ーブカードによって達成された。[Means for Solving the Problems] The object of the present invention is to provide a lead for an in-circuit tester for a hybrid integrated circuit, characterized in that the board has a bump at a position corresponding to an electrical measurement point of an object to be measured. Achieved by Resprobe Card.
次に本発明の実施例を図面を参考にして更に具体的に説
明するが、これはその−例であって本発明はこれらに限
定されるものではない。Next, embodiments of the present invention will be described in more detail with reference to the drawings, but these are merely examples and the present invention is not limited thereto.
本発明に用いられる基板には、プリント基板またはフレ
キシブル基板等が用いられ、また薄膜基板又は厚膜基板
のいづれでもよい。The substrate used in the present invention may be a printed circuit board, a flexible substrate, or the like, and may be either a thin film substrate or a thick film substrate.
表−1は、本発明に用いられる混成集積回路の作製工程
を示しており、回路設計、ハイブリッドIC化設計及び
パターン設計に続いてスクリーン作製を行うが、このパ
ターン設計とスクリーン作製との間でリードレスプロー
ブカードを作製する。Table 1 shows the manufacturing process of the hybrid integrated circuit used in the present invention, and screen manufacturing is performed following circuit design, hybrid IC design, and pattern design. Fabricate a leadless probe card.
ここで、リードレスプローブカードは、検査用パターン
が形成されており、例えば製品回路パターンの電気的測
定箇所と対応した位置にバンブが形成されるが、まづこ
のバンブ位置とコネクタ一部間が配線されることにより
接続され、ついでバンブ位置にパンツがハンダ等により
形成される。Here, a leadless probe card has a test pattern formed thereon, and for example, a bump is formed at a position corresponding to an electrical measurement point of a product circuit pattern, but first, there is a gap between this bump position and a part of the connector. Connections are made by wiring, and then pants are formed at the bump positions using solder or the like.
ついで基板プロセスがあり、ここで基板に回路を形成し
た後、この基板の電気的検査をリードレスプローブカー
ドを用いて行う、基板検査後、IC等のチップ部品をダ
イボンディングし、更にダイボンディング後のチップ部
品搭載後の電気的検査を行う。その後、ワイヤーボンデ
ィング後、サブストレートマウンテング工程を行った後
、シール前の検査及びシール後の検査を行う。Next, there is a board process, where after forming a circuit on the board, electrical testing of this board is performed using a leadless probe card.After board testing, chip parts such as ICs are die-bonded, and then after the die-bonding. Perform electrical inspection after mounting chip components. Thereafter, after wire bonding and a substrate mounting process, a pre-sealing inspection and a post-sealing inspection are performed.
表−1
以下余白
第1図(a)は、各チップ部品をダイボンディングした
厚膜多層基板の正面図であり、第1図(b)は、第1図
(a)の厚膜多層基板の測定ポイントに対応した位置に
バンブを有するリードレスプローブカードの正面図であ
る。Table 1 Figure 1 (a) is a front view of the thick film multilayer board on which each chip component is die-bonded, and Figure 1 (b) is the front view of the thick film multilayer board shown in Figure 1 (a). FIG. 3 is a front view of a leadless probe card having bumps at positions corresponding to measurement points.
第1図(a)において、1は厚膜多層基板であり、ここ
には各種のチップ部品やコンデンサー等の受動部品が実
装されている。具体的には2はVLSIチップ、3はL
SIチップ、4はMSIチップ、5はトランジスタ、6
はダイオード等のペアチップであり、7はチップコンデ
ンサーである。8はパッド、9はボンディングワイヤー
である。In FIG. 1(a), reference numeral 1 denotes a thick film multilayer substrate, on which various chip components and passive components such as capacitors are mounted. Specifically, 2 is a VLSI chip, 3 is L
SI chip, 4 is MSI chip, 5 is transistor, 6
is a pair chip such as a diode, and 7 is a chip capacitor. 8 is a pad, and 9 is a bonding wire.
第1図(b)において、11はリードレスフレキシブル
プローブカード基板であり、10はバンブである。この
基板は測定機器に接続するためのコネクタ用突起パター
ンを有し、バンブ10はこのコネクタ用突起パターンに
接続されている。In FIG. 1(b), 11 is a leadless flexible probe card board, and 10 is a bump. This board has a connector protrusion pattern for connecting to a measuring instrument, and the bump 10 is connected to this connector protrusion pattern.
第2図は、本発明のリードレスプローブカードの他の実
施例を説明するためのもので、第2図(a)は、本発明
のリードレスプローブカードを用いて測定するための被
測定物である厚膜基板であり、3×3インチ、厚さ0.
635+amのもので、この中には12個の回路パター
ンがある。1は1つの回路基板、1′はスクライブライ
ン16の入った基板である。FIG. 2 is for explaining another embodiment of the leadless probe card of the present invention, and FIG. 2(a) shows an object to be measured using the leadless probe card of the present invention. It is a thick film substrate with a size of 3 x 3 inches and a thickness of 0.
635+am, and there are 12 circuit patterns in it. 1 is one circuit board, and 1' is a board on which a scribe line 16 is included.
第2図(b)は、リードレスプローブカード11の正面
図であり、10は1つの回路基板に作られた測定用バン
ブであり、13は位置合わせパターン、14はプローブ
カードを固定するためのネジ穴である。12はコネクタ
部であり、測定器のコネクタと接続される。15はリー
ド用導体である。FIG. 2(b) is a front view of the leadless probe card 11, where 10 is a measurement bump made on one circuit board, 13 is an alignment pattern, and 14 is a bump for fixing the probe card. It is a screw hole. Reference numeral 12 denotes a connector section, which is connected to a connector of a measuring instrument. 15 is a lead conductor.
第3図に示されているように、バンブ10の構造は、導
体面16のポイントにハンダ等により形成される。また
このバンブは他の導体材料で形成してもよい。As shown in FIG. 3, the bump 10 structure is formed at points on the conductive surface 16 by soldering or the like. The bumps may also be formed of other conductive materials.
本発明のリードレスプローブカードとしては、被測定物
の対称パターンが作られるが、これ以外に別の被測定物
をいくつか集めて1つの基板に形成して別にテスト用パ
ターンとして形成してもよい。In the leadless probe card of the present invention, a symmetrical pattern of the object to be measured is made, but in addition to this, several other objects to be measured may be collected and formed on one board, and then formed as a separate test pattern. good.
次に本発明のリードレスプローブカードを使用した測定
方法を説明すると、基本的には第4図に示される検査装
置を用いる。この検査装置には載物台19が台20上に
支持され、中央にバキューム管を有する。被測定物であ
る厚膜基板1は、この載物台19上にバキュームにより
固定されると共に、該載物台は、上下、左右及び前後に
機械的に移動し、更に前後及び左右には、その移動量が
正確にコンピュータにより調整されてリードレスプロー
ブカード1の測定ポイントに合される。またリードレス
プローブカードはコネクタ18と接続されて測定機器に
結合される。この検査装置は、基板のレーザートリミン
グ用のレーザートリマーを応用して使用することができ
る。レーザートリマーの機種によりプローバーの取り付
は方が異るが、本発明においてはこれに合わせたり一ド
レスブローブカ1−ドを低価格で製造することができる
。Next, a measurement method using the leadless probe card of the present invention will be explained. Basically, an inspection apparatus shown in FIG. 4 is used. This inspection device has a stage 19 supported on a stage 20 and a vacuum pipe in the center. The thick film substrate 1, which is the object to be measured, is fixed on the stage 19 by vacuum, and the stage can be mechanically moved up and down, left and right, and front and rear. The amount of movement thereof is accurately adjusted by the computer to match the measurement point of the leadless probe card 1. The leadless probe card is also connected to the connector 18 and coupled to the measurement equipment. This inspection device can be used by applying a laser trimmer for laser trimming of substrates. Although the installation of the prober differs depending on the model of the laser trimmer, in the present invention, it is possible to manufacture a one-dress probe card at a low cost.
この検査装置を用いた測定方法は、第5図に示される。A measurement method using this inspection device is shown in FIG.
第5図(a)は基板検査における部分検査をする場合で
あり、混成集積回路用基板1とリードレスフレキシブル
プローブカードのバンブ側と合わせ、検査箇所に該当す
る部分を部分押え治具22によりプローブカード側から
押圧して十分な接触を行って測定する。第5図(b)は
、基板1に実装されたチップ部品2の部分検査を示した
もので、チップ部品2はプローブカードのバンブ側と合
わせた後、押え治具23で押圧する。第5図(C)は基
板検査における全体検査をする場合であり、混成集積回
路用基板1とリードレスフレキシブルプローブカードの
バンブ側と合わせた後、その裏面全体に押え治具23で
押圧する。FIG. 5(a) shows a case where a partial inspection is performed in a board inspection, and the hybrid integrated circuit board 1 and the bump side of the leadless flexible probe card are combined, and the part corresponding to the inspection location is probed with a partial holding jig 22. Measure by pressing from the card side to make sufficient contact. FIG. 5(b) shows a partial inspection of the chip component 2 mounted on the substrate 1. After the chip component 2 is aligned with the bump side of the probe card, it is pressed with the holding jig 23. FIG. 5(C) shows a case where the entire board is inspected, and after the hybrid integrated circuit board 1 and the bump side of the leadless flexible probe card are aligned, the entire back surface thereof is pressed with the holding jig 23.
なお、矢印は押圧力を示す。Note that the arrow indicates the pressing force.
第5図(d)は、基板1に実装されたチップ部品2.3
等を含む全体検査を示したもので、実装部品が僅かな段
差を有する場合には、リードレスフレキシブルプローブ
カードの裏面からゴム状の柔らかな押え治具23で押圧
すると(段差に応じて押圧される。FIG. 5(d) shows chip components 2.3 mounted on the board 1.
If the mounted component has a slight step, press it with a soft rubber-like holding jig 23 from the back of the leadless flexible probe card (it will be pressed according to the step). Ru.
またリードレスプローブカードとして硬質材料を用いる
場合には、第5図(e)に示される如く、リードレスプ
ローブカードに実装部品の凸部112や113を設けて
高さを調節することができる。Further, when a hard material is used as the leadless probe card, the height can be adjusted by providing convex portions 112 and 113 of the mounting component on the leadless probe card, as shown in FIG. 5(e).
第5図(f>は、第5図(e)とは反対に基板に高さを
調節するための基材24を設けて表面を平にしてから硬
質材料よりなるリードレスプローブカードと接触する。In FIG. 5(f>), contrary to FIG. 5(e), a base material 24 for adjusting the height is provided on the substrate to make the surface flat and then contact with a leadless probe card made of a hard material. .
更に両面に回路を有する基板における電気的測定は、第
5図(g)に示されるように、該基板の両面にリードレ
スプローブカード11を接触させることにより行うか、
または第5図(h)に示されるように基板の一方には、
リードレスプローブカード11を用い、他方には従来の
リードプローブ25を用いることにより測定することが
できる。Further, electrical measurements on a board having circuits on both sides can be carried out by bringing leadless probe cards 11 into contact with both sides of the board, as shown in FIG. 5(g), or
Or, as shown in FIG. 5(h), on one side of the substrate,
Measurement can be performed by using the leadless probe card 11 and the conventional lead probe 25 on the other hand.
本発明のリードレスプローブカードの作製方法は、この
出願以前に知られている任意の厚膜技術を用いることが
できる。また該作製に際し用いられる原料、材料等は公
知のものが用いられる。The method for producing the leadless probe card of the present invention can use any thick film technology known prior to this application. In addition, known raw materials, materials, etc. are used in the production.
[発明の作用及び効果)
本発明は、従来のリードプローブにかえてバンブを有す
るリードレスプローブカードを用い、かつ回路基板の測
定位置に対応した位置にバンブを有するリードレスプロ
ーブカードを用いて回路基板を検査するので、迅速かつ
簡単であり、しかも保管が省スペースですみ、リードの
先端の保護に注意する必要がなく、更にこのようなリー
ドレスプローブカードは低価格で製造し得るという効果
を有する。[Operations and Effects of the Invention] The present invention uses a leadless probe card having bumps instead of conventional lead probes, and uses the leadless probe card having bumps at positions corresponding to measurement positions on a circuit board to measure a circuit. Because it tests the board, it is quick and easy, requires less space to store, does not require care to protect the ends of the leads, and has the advantage that such leadless probe cards can be manufactured at low cost. have
第1図(a)は、各チップ部品をダイボンディングした
厚膜多層基板の正面図であり、第1図(b)は、第1図
(a)の厚膜多層基板の測定ポイントに対応した位置に
バンブを有するリードレスプローブカードの正面図であ
る。
また第2図は、本発明のリードレスプローブカードの他
の実施例を示す正面図であり、第2図(a)は被測定物
である厚膜基板を示す正面図である。また第2図(b)
は、他のリードレスプローブカードの正面図である。
第3図は、本発明に用いられるバンプを示す断面図であ
る。
第4図は、本発明に用いられる検査装置を示す斜視図で
ある。
第5図(a)〜(h)は、本発明のリードレスプローブ
カードを用いて測定した実施態様を示す断面図である。
第6図は、混成集積回路を従来のリードプローブを用い
て測定しているところを示す断面図である。
符合の説明
1・・・厚膜多層基板
2〜6・・・ペアチップ部品
7・・・チップコンデンサ、
8・・・ポンディングパッド
9・・・ワイヤー 10・・・バッド11・・・リー
ドレスプローブカード
!2・・・コネクタ突起
13・・・位置合わせパターン
14・・・ネジ穴 15・・・リード16・・・ス
クライブライン 17・・・導体18・・・コネクタ
!9・・・載物台20・・・台21・・・バキューム
管
22・・・部分押え治具
23・・・全体押え治具
24・・・基材 25・・・リードプローブ111
・・・硬質基材
112.113 ・・・凸部Figure 1(a) is a front view of a thick film multilayer board on which each chip component is die-bonded, and Figure 1(b) is a front view of the thick film multilayer board on which each chip component is die-bonded. FIG. 3 is a front view of a leadless probe card with bumps at certain positions. Further, FIG. 2 is a front view showing another embodiment of the leadless probe card of the present invention, and FIG. 2(a) is a front view showing a thick film substrate as an object to be measured. Also, Figure 2(b)
is a front view of another leadless probe card. FIG. 3 is a sectional view showing a bump used in the present invention. FIG. 4 is a perspective view showing an inspection device used in the present invention. FIGS. 5(a) to 5(h) are cross-sectional views showing embodiments in which measurements were taken using the leadless probe card of the present invention. FIG. 6 is a cross-sectional view showing a hybrid integrated circuit being measured using a conventional lead probe. Explanation of codes 1...Thick film multilayer board 2-6...Pair chip component 7...Chip capacitor 8...Ponding pad 9...Wire 10...Bud 11...Leadless probe card! 2... Connector protrusion 13... Positioning pattern 14... Screw hole 15... Lead 16... Scribe line 17... Conductor 18... Connector
! 9... Loading table 20... Table 21... Vacuum tube 22... Partial holding jig 23... Whole holding jig 24... Base material 25... Lead probe 111
...Hard base material 112.113 ...Protrusion
Claims (1)
有することを特徴とする混成集積回路用インサーキット
テスターのリードレスプローブカード。A leadless probe card for an in-circuit tester for hybrid integrated circuits, characterized by having bumps on a substrate corresponding to electrical measurement points of an object to be measured.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1183880A JPH0789126B2 (en) | 1989-07-17 | 1989-07-17 | Method for testing electrical characteristics of hybrid integrated circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1183880A JPH0789126B2 (en) | 1989-07-17 | 1989-07-17 | Method for testing electrical characteristics of hybrid integrated circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0348171A true JPH0348171A (en) | 1991-03-01 |
JPH0789126B2 JPH0789126B2 (en) | 1995-09-27 |
Family
ID=16143448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1183880A Expired - Lifetime JPH0789126B2 (en) | 1989-07-17 | 1989-07-17 | Method for testing electrical characteristics of hybrid integrated circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0789126B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03158765A (en) * | 1989-11-16 | 1991-07-08 | Nippon Denshi Zairyo Kk | Probe card and its manufacture |
JPH06324124A (en) * | 1993-05-14 | 1994-11-25 | Nec Corp | Mounting board testing device |
JPH07240444A (en) * | 1994-02-25 | 1995-09-12 | Aging Tesuta Kaihatsu Kyodo Kumiai | Semiconductor chip test system |
WO2004044933A1 (en) * | 2002-11-12 | 2004-05-27 | Abb Technology Ag | Method and device for hardening coils |
WO2015060138A1 (en) | 2013-10-22 | 2015-04-30 | 富士フイルム株式会社 | Bonding method and device |
DE102019107138A1 (en) * | 2019-03-20 | 2020-09-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | METHOD AND DEVICE FOR ELECTRICAL CONTACTING OF COMPONENTS IN A SEMICONDUCTOR WAFER |
CN118112294A (en) * | 2024-01-22 | 2024-05-31 | 深圳市信望电子有限公司 | Jig for detecting circuit board and detection method thereof |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4403684A1 (en) | 2023-01-18 | 2024-07-24 | Pai Lung Machinery Mill Co., Ltd. | Weft-knitted fabric and knitting method thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61179747U (en) * | 1985-04-27 | 1986-11-10 |
-
1989
- 1989-07-17 JP JP1183880A patent/JPH0789126B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61179747U (en) * | 1985-04-27 | 1986-11-10 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03158765A (en) * | 1989-11-16 | 1991-07-08 | Nippon Denshi Zairyo Kk | Probe card and its manufacture |
JPH06324124A (en) * | 1993-05-14 | 1994-11-25 | Nec Corp | Mounting board testing device |
JPH07240444A (en) * | 1994-02-25 | 1995-09-12 | Aging Tesuta Kaihatsu Kyodo Kumiai | Semiconductor chip test system |
WO2004044933A1 (en) * | 2002-11-12 | 2004-05-27 | Abb Technology Ag | Method and device for hardening coils |
WO2015060138A1 (en) | 2013-10-22 | 2015-04-30 | 富士フイルム株式会社 | Bonding method and device |
DE102019107138A1 (en) * | 2019-03-20 | 2020-09-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | METHOD AND DEVICE FOR ELECTRICAL CONTACTING OF COMPONENTS IN A SEMICONDUCTOR WAFER |
US11796567B2 (en) | 2019-03-20 | 2023-10-24 | Osram Opto Semiconductors Gmbh | Method and device for electrically contacting components in a semiconductor wafer |
CN118112294A (en) * | 2024-01-22 | 2024-05-31 | 深圳市信望电子有限公司 | Jig for detecting circuit board and detection method thereof |
Also Published As
Publication number | Publication date |
---|---|
JPH0789126B2 (en) | 1995-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10239371A (en) | Substrate inspection instrument and substrate inspection method | |
CN110333469B (en) | A target point calculation method for flying probe test | |
TWI793179B (en) | Resistance measuring device, substrate inspection device, and resistance measuring method | |
JPH10239372A (en) | Substrate inspection instrument and substrate inspection method | |
JPH07191080A (en) | Equipment and method to measure perfectness of electrical connection | |
JPH1164425A (en) | Method and device for continuity inspection in electronic part | |
JPH0348171A (en) | Leadless probe card of in-circuit tester for hybrid integrated circuit | |
JP2001077160A (en) | Tester for semiconductor substrate | |
JPH03231438A (en) | Probe card and probe device using the same | |
JPS62269075A (en) | Apparatus for inspecting printed circuit board | |
US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
JP2737774B2 (en) | Wafer tester | |
JP3204146B2 (en) | Contact probe, method of manufacturing the same, and probe device provided with contact probe | |
JP3249865B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
JP2019086359A (en) | Semiconductor device manufacturing method | |
JP3076424B2 (en) | Circuit board inspection method, inspection board, and circuit board inspection device | |
JP2921995B2 (en) | Inspection method for multilayer wiring board | |
JP2002280693A (en) | Method for mounting electronic part | |
JP2591453B2 (en) | Burn-in board inspection apparatus and burn-in board inspection method | |
JP4185225B2 (en) | Contact probe inspection system | |
JPH10190181A (en) | Printed board and its inspecting method | |
JPH10104301A (en) | Method for inspecting package substrate | |
JPH0315765A (en) | test board | |
JPH0980116A (en) | Socket for semiconductor chip | |
JPH0658987A (en) | Burn-in board |