[go: up one dir, main page]

JPH0338941A - 無線受信器 - Google Patents

無線受信器

Info

Publication number
JPH0338941A
JPH0338941A JP2169675A JP16967590A JPH0338941A JP H0338941 A JPH0338941 A JP H0338941A JP 2169675 A JP2169675 A JP 2169675A JP 16967590 A JP16967590 A JP 16967590A JP H0338941 A JPH0338941 A JP H0338941A
Authority
JP
Japan
Prior art keywords
square wave
gate
signals
gates
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2169675A
Other languages
English (en)
Other versions
JP3088110B2 (ja
Inventor
Gwilym F Luff
グウィルム　フランシス　ラフ
John F Wilson
ジョン　フランシス　ウィルソン
Richard J Youell
リチャード　ジョン　ヨーエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH0338941A publication Critical patent/JPH0338941A/ja
Application granted granted Critical
Publication of JP3088110B2 publication Critical patent/JP3088110B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
    • H04L27/1525—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/008—Compensating DC offsets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/142—Compensating direct current components occurring during the demodulation and which are caused by mistuning
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/22—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by means of active elements with more than two electrodes to which two signals are applied derived from the signal to be demodulated and having a phase difference related to the frequency deviation, e.g. phase detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Radio Transmission System (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、かかる受信器がページング受信器として用い
られうるＦＳＫ信号用の無線受信器に係る。
英国特許明細書第２．１４３．３８６号は、ＦＳＫ又は
角度変調された信号を用いるに適した無線受信器を開示
している。無線受信器は、零ＩＦ直交ベースバンド信号
■及びＱを提供するよう直変換技術を利用する周波数逓
降変換段からなる。■及びＱ信号は対応するＩ及びＱ矩
形波信号を形成するよう各制限増幅器で制限される。パ
ルス形成回路網、例えば微分器は夫々１１及び第２のパ
ルスシーケンスを得るよう各制限増幅器の出力に結合さ
れ、その出力は対応する■及びＱ矩形波信号における極
性変化を表わす。■及びＱ矩形波信号が２つのパルス列
を発生するよう夫々第２及び第１のパルスシーケンスに
より乗算される第１及び第２の乗算器が設けられている
。ディジタル出力信号を生じるよう２つのパルス列を結
合する手段が設けられ、その周波数は２つのパルス列の
周波数の和に等しい。ディジタル出力信号は元のベース
バンド変調のノミュレーションを発生する低域フィルタ
に印加される。特にディジタル出力信号のパルスは略直
流レベルを生じるよう平滑化され、その振幅は、ビート
音の周波数、すなわち受信器の局部発振周波数及び変調
された信号の周波数間の周波数差に依存するパルス周波
数による。
局部発振器及び変調された信号周波数間にドリフトがな
い場合上記受信器は原則的に満足に機能する。しかし、
実際の状況ではドリフトが起こり、二進値ＮＪ及び「Ｏ
Ｊに対応するビート周波数が異なる結果となる。低域ｒ
波の結果として、直流レベルの振幅はドリフトに応じて
変化する。変調された信号の値を検出するため、ダイナ
ミックピットスライサが必要とされる。ダイナミックピ
ットスライサは設計するのに複雑であり、バッテリドレ
インを不要に増やす比較的大きい電流を消費する。受信
器のターンオン時間は、受信器がバッテリ節約方法で動
作する時、欠点であるダイナミックピットスライサの使
用により長くされる。
零！Ｆ受信器を使用する理由は、それが集積回路として
大量に製造されうることである。しかし、公知の如く、
コンデンサのようなりアクティブ部品は、集積化するの
に高価であり、可能なら避けられる。出力を得るため低
域フィルタを用いて直流信号は１つ又はそれ以上のコン
デンサを必要とするのでこれに対して軽減する。
本発明の目的は、無線受信器の設計でのこれらの欠点を
克服することである。
本発明によると、ＦＳＫ信号を受信し、直交する第１及
び第２の周波数逓降変換された差信号を発生する手段と
、夫々に第１は及び第２の矩形波信号を形成するよう第
１及び第２の差信号の夫々を振幅制限する手段と、夫々
第１及び第２の矩形波信号の極性における変化での第１
及び第２の矩形波信号をサンプリングする手段と、該サ
ンプルを組み合せる手段と、組合わされた信号における
抵抗変化に応答して極性における次に続く変化が検出さ
れるまで本質的に一定の第１の直流出力を発生し、その
時本質的に一定の第２の直流出力が発生されるメモリー
手段とからなるＦＳＫ信号用受信器か提供される。
極性変化に応答するメモリー手段を設けることにより、
そのメモリー手段はヒステリシス回路からなり、出力信
号電圧は二進値ＮＪ又はｒＯＪを示す振幅制限電圧に対
応し、極性変化があるまでその値のままである。その結
果、出力信号電圧は、測定の許容範囲内で、周波数ドリ
フトに無関係である。これは、固定レベルビットスライ
サが周波数変調を検出するのに用いられることを意味す
る。固定レベルビットスライサは、比較的に設計か容易
であり、その電流消費において経済的である。メモリー
手段は、周波数又はインパルス応答のどちらも有さず、
結果的にコンデンサのような別のりアクティブ成分を必
要とせず、従って安価に集積化できる。
本発明の１実施例では、第１及び第２の矩形波信号をサ
ンプリングする手段は、第１及び第２の矩形波信号の極
性における順次の変化に夫々対応する第１及び第２のパ
ルスシーケンスを発生する手段と、第１の積信号を発生
するよう第１の矩形波信号を第２のパルスシーケンスに
おけるパルスにより乗算する手段と、第２の積信号を発
生するよう第２の矩形波信号を第１のパルスシーケンス
におけるパルスにより乗算する手段とからなり、数組合
せ手段は第１及び第２の積信号は組合せ手段により組み
合わされる。
本発明の別な実施例では、手段は第１及び第２の矩形波
信号の逆である第３及び第４の矩形波信号を夫々に発生
するよう設けられ、サンプリング手段は、組み合わされ
、メモリー手段に印加される第１及び第２のパルスのシ
ーケンスを提供するよう第１から第４の矩形波信号で動
作する論理ゲートからなる。
サンプリング手段は、第１から第８の２つの入力のＡＮ
Ｄゲートと、各第１及び第４のＡＮＤゲートの入力は第
１の矩形波信号を受信するよう接続され、各第５及び第
８のＡＮＤゲートの人力は第２の矩形波信号を受信する
よう接続され、各第２及び第３のＡＮＤゲートの入力は
第３の矩形波信号を受信するよう接続され、各第６及び
第７のＡＮＤゲートの入力は第４の矩形波信号を受信す
るよう接続され：第１から第４の矩形波信号における同
じ極性変化を有する別なエツジの発生に対応する第１か
ら第４のサンプリングパルスを夫々に発生する手段と、
第１のサンプリングパルスは第５及び第６のＡＮＤゲー
トの第２の入力に共に印加され、第２のサンプリングパ
ルスは第３及び第４のＡＮＤゲートの第２の人力に共に
印加され、第３のサンプリングパルスは第７及び第８の
ＡＮＤゲートの第２の入力に共に印加され、第４のサン
プリングパルスは、第１及び第２のＡＮＤゲートの第２
の入力に共に印加され、第１及び第２の入力ＯＲゲート
とよりなり、第１のＯＲゲートの入力は各第１．第３．
第５及び第７ＡＮＤゲートの出力に夫々結合され、第２
のＯＲゲートの入力は各第２．第４．第６及び第８のＡ
ＮＤゲートの出力に結合され、第１及び第２のＯＲゲー
トの出力はメモリー手段に接続されている。
以下図面と共に本発明による実施例を説明する。
図面において、同じ参照符号か対応する特性を識別する
のに用いられる。
第１図を参照するに、受信器はＦＳＫ信号ｆ。
±δを受信するアンテナｌＯからなり、ここでｆ、は公
称搬送波周波数であり、δはオフセット周波数で、例え
ば５１２ビット／秒のデータ信号に対し、４．５ｋＨｚ
である。これらの信号は第１及び第２の混合器１２．１
４の第１の入力に供給される。
理想的にｆ、＝ｆＬである周波数ｆｔを発生する局部発
振器１６は、第１及び第２の混合器１２゜１４の第２の
入力に接続される。混合器１４の場合には、９０°位相
シフタ１８は局部発振器Ｉ６及び混合器１４間の信号路
に接続される。第１及び第２の混合器の出力の差は、入
力信号がＬ十δである時、十δ及び＋δ−π／２であり
、入力信号がｆ、−δである時、−δ及び−δ−π／２
である。
受信器のフロントエンドの図示されていない装置では、
位相シフタＩ８はアンテナ１０と第１又は第２の混合器
１２又は１４間の信号路の１つに挿入され、局部発振器
１６は混合器１２．１４の第２の入力に直接に接続され
る。
直交した差信号は低域フィルタ２０．２２でｒ波され、
次に！及びＱ矩形波信号を提供する各制御増幅器２４．
２５で殆ど制限されない。
第１及び第２の信号乗算器２６．２７が設けられる。■
及びＱ矩形波信号は夫々第２及び第１の増幅器２７．２
６の第１の入力に印加される。これらの矩形波Ｉ及びＱ
信号は、各矩形波信号の各エツジに対応するパルスを供
給する各パルス形成回路網、例えばＣ−Ｒ微分器２８．
３０に印加される。各パルス形成回路網の時定数はビッ
トレートに比較して短く、例えば矩形波の期間の百分の
−である。！及びＱ矩形波に対応するパルスソーケンス
は夫々乗算器２６．２７に印加される。乗算器２６．２
７からの出力は信号の和を効果的に形成する減算段３２
に印加される。
双安定メモリー要素３４、例えばヒステリシス回路は減
算段３２の出力に接続される。メモリー要素３４はグリ
ッチ除去フィルタ３６及び固定レベルビットスライサ３
８の後に続く。
第１図に示す受信器の動作を第２Ａから２Ｈ図に示す波
形に関連して説明する。第２Ａ及び２Ｂ図は夫々振幅制
限されたＩ及びＱ矩形波信号を示し、その振幅は±１の
間で変化する。回路網２８゜３０により形成されたパル
スシーケンスは夫々第２Ｃ及び２Ｄ図に示される。第２
Ｅ及び２Ｆ図は夫々乗算器２６．２７の出力Ｘ、　Ｙを
示し、第２Ｇ図は減算段３２の出力を示す。メモリー要
素３４の出力は第２Ｈ図に示され、二進数「０」からＮ
Ｊへの極性変化は減算段３２からの出力の第１の正のパ
ルスの発生で起こるのか注目される。
メモリー要素３４はアンテナ１０で受信された信号での
位相のかかる変化の後にくる第１のパルスの発生で状態
を変えるので、第１及び第２の混合器１２．１４により
得られた周波数の差に依存しない実質的に一定の直流出
力を維持する。従って、固定レベルビットスライサ３８
を用いる元のデータを決定することか可能である。更に
、復調器は、単一エツジ変化に反応するので、高速デー
タレート、振幅制限された装置に期待される限界まで信
号を固有的に復調できる。装置がかかる固有の雑音フィ
ルタリングをするので、フィルタ３６は有利にディジタ
ルティルタになり、従ってアナログフィルタで起こる群
遅延問題を避ける。
第３図はメモリー要素３４として用いられつるヒステリ
シス回路を示す。ヒステリシス回路は、従来の如くに交
差結合されたベース及びコレクター電極及び電源４４に
接続されたエミッタ電極を有するＮＰＮ）ランラスタ４
０，４２からなるフリップフロップ回路からなる。トラ
ンジスタ４０用の負荷回路は、第１の抵抗４６、Ｖｃｃ
ＰＪ及びトランジスタ４０のコレクター間のＮＰＮ　ト
ランジスタ４８及び第２の抵抗５０のコレクター・エミ
ツタ路の直列接続からなる。第３の抵抗５２、ＮＰＮ）
ランラスタ５４のコレクターエミツタ路及びトランジス
タ４２のＶｃｅ線とコレクター間の第４の抵抗５６の同
様の直列接続はトランジスタ４２用の負荷回路を構成す
る。減算段３２（第１阿）からの信号出力は夫々トラン
ジスタ４８．５４のベース電極に印加された平衡入力５
８．６０を形成する実際に平衡した出力である。平衡信
号出力６２．６４は夫々トランジスタ４８．５４のコレ
クター回路から得られる。
動作中に、トランジスタ４８．５４に印加された電圧差
がある値を越す度に、フリップフロップは状態を変え、
逆電圧差が生ずるまでその状態のままでいる。図示のヒ
ステリシス回路から、該回路は抵抗とトランジスタから
なり、意図的なりアクティブ成分がなく、これは前記の
英国特許明細書第２１４３３８６Ａ号に用いられたフィ
ルタのコストと比較して実施するのに経済的であること
を意味することが分かる。更に、ヒステリシス回路は、
既に言及した利点のあるフィルタを用いる以上の別な利
点も提供する。
第４図は単一エツジ復調器のディジタル実施例である。
復調器はその入力振幅制限矩形波１．Ｔ。
Ｑ及び頁として振舞う。回路は４対の２つの人力ＡＮＤ
ゲート６６．６７；６８，６９．７０．７１及び７２．
７３からなる。！信号はＡＮＤゲート６６．６９に、Ｔ
信号はＡＮＤゲート６７．６８に、Ｑ信号はＡＮＤゲー
ト７０．７３に、頁信号はＡＮＤゲー）７１，７２に印
加される。
パルスシーケンスＩ’、Ｔ’、Ｑ’、及びｑ′は単安定
回路７４から７７及びインバータ７８゜７９を用いて振
幅制限されたＩ及びＱ矩形波信号から得られ、夫々にＡ
ＮＤゲート７０．７１；ＡＮＤゲー）？２，７３．ＡＮ
Ｄゲート６８．６９及びゲート６６．６７にら印加され
る。
２つの４つ入力ＯＲゲー）８０．８１が設けられる。○
Ｒゲー）８０の入力ＡからＤは各ＡＮＤゲート６６．６
８．７０及び７２の出力に接続され、ＯＲゲー）８１の
入力式からＤはＡＮＤゲート６７．６９．７１及び７３
の出力に夫々接続される。ＯＲゲー）８０，８＋の出力
Ｅ、　Ｆは夫々２つの２人力ＮＯＲゲー）８２．８３に
より形成されるセット／リセットフリップフロップに接
続され、 一方への入力は他方の出力であり、又逆もそうである。
平衡出力Ｚ、　Ｙは夫々ゲート８２．８３から得られる
。
第４図に示す回路の動作を、第５Ａから５Ｍ図に示す波
形に関連して説明する。第５Ａ及び５Ｂ図は夫々Ｉ及び
Ｑ振幅制限矩形波を示し、他の矩形波人力Ｉ及びＱは夫
々Ｉ及びＱ信号の逆位相例である。第５Ｃから５Ｆ図は
夫々単安定回路７４から７７の出力に生しるパルスシー
ケンスである。
各シーケンスでのパルスは各矩形波信号での正に向かう
エツジに対応し、各パルスの期間は関連する矩形波の期
間に比べて小さいことが注目される。
ＡＮＤゲートの対において入力矩形波信号は本質的に９
０°だけそのエツジからちょうど位相シフトされた点で
サンプルされる。第５Ｇから５ＪはＯＲゲート８０の入
力式からＤを示す。ＯＲゲート８２の入力ＡからＤは示
されないが、第５Ａから５Ｆ図を調べることにより引き
出されつる。
ｉ５Ｋ及び５Ｌ図は、その出力がセット／リセットフリ
ップフロップに印加され、その出力Ｚは第５Ｍ図に示さ
れる各ＯＲゲー）８０．８１の出力を示す。第４図に示
す実施例の動作は一般的に第１図に示す類似の実施例の
動作に等しく、そこでＡＮＤゲー１６６から７３を用い
るエツジ検出がパルス形成回路網２８．３０（第１図）
に等しくＯＲゲー）８０，１３１が一般的に第１及び第
２の乗算器２４．２６（第１図）に概略等しく、セット
／リセットフリップフロップへの信号の反転及び動作が
一般的に減算段３２及び双安定メモリー要素３４（第１
図）に等しい。
本開示を読取ることにより、別な変形例は当業者には明
らかである。かかる変形例は、既に公知の設計、製造、
零ＩＦ及び／又はＦＳＫ受信器及びその構成部分の使用
における、既にここで説明された特徴の代わりに又はこ
れに加えて用いられつる別の特徴を含んでもよい。本願
で特許請求の範囲は特徴の特定の組み合せについて述べ
ているが、本願の記載の範囲は、明示的であれ、暗示的
であれ、概念的であれ、また請求範囲に記載されたのと
同じ発明に係るか否か、また本発明と同じ技術的問題を
軽減するか否かに拘らず、新規な特徴又はここに記載し
た特徴の新規な組み合せを含むことを理解すべきである
。
【図面の簡単な説明】
第１図は本発明により作られた無線受信器の一実施例の
ブロック系統図、 第２Ａから２Ｈ部は第１図に示す受信器の動作に適用可
能な波形を示す図、 第３図はヒステリシス回路の一実施例の回路図、第４図
は本発明による受信器において使用に適した復調器のデ
ィジタル的実施例の回路図、第５Ａから５Ｍ図は第４図
に示す受信器の動作に適用可能な波形を示す図である。 １０・・・アンテナ、１２．１４・・・混合器、１６・
・・発振器、１８・・・位相シフタ、２０．２２・・・
低域フィルタ、２４．２５・・・制限増幅器、２６．２
７・・・信号乗算器、２８．３０・・・微分器、３２・
・・減算段、３４・・・メモリー要素、３６・・・グリ
ッチ除去フィルタ、３８・・・ビットスライサ、４０，
４２゜４８．５４・・・ＮＰＮ）ランラスタ１．４４・
・・電源、４６．５０．５２．５６・・・抵抗、５８．
６０・・・平衡入力、６２．６４・・・信号出力、６６
．６７．６８．６９，７０．７＋、７２．７３・・・Ａ
ＮＤゲート、７４，７５，７６．７７・・・単安定回路
、７８゜７９・・・インバータ、８０．８１・・・ＯＲ
ゲート、８２、８３・・・ＮＯＲゲート。

Claims (7)

    【特許請求の範囲】
  1. （１）ＦＳＫ信号を受信し、直交した第１及び第２の周
    波数逓降変換された差信号を発生する手段と、夫々に第
    １及び第２の矩形波信号を形成するよう第１及び第２の
    差信号の夫々を振幅制限する手段と、夫々第１及び第２
    の矩形波信号の極性における変化での第１及び第２の矩
    形波信号をサンプリングする手段と、該サンプルを組み
    合せる手段と、組合された信号における抵抗変化に応答
    して極性における次に続く変化が検出されるまで本質的
    に一定の第１の直流出力を発生し、その時本質的に一定
    の第２の直流出力が発生されるメモリー手段とからなる
    ＦＳＫ信号用受信器。
  2. （２）第１及び第２の矩形波信号をサンプリングする手
    段は第１及び第２の矩形波信号の極性における順次の変
    化に夫々対応する第１及び第２のパルスシーケンスを発
    生する手段と、第１の積信号を発生するよう第１の矩形
    波信号を第２のパルスシーケンスにおけるパルスにより
    乗算する手段と、第２の積信号を発生するよう第２の矩
    形波信号を第１のパルスシーケンスにおけるパルスによ
    り乗算する手段とからなり、該組合せ手段は第１及び第
    ２の積信号を組み合わせる請求項１記載の受信器。
  3. （３）手段は第１及び第２の矩形波信号の逆である第３
    及び第４の矩形波信号を夫々に発生するよう設けられ、
    サンプリング手段は、組み合わされ、メモリー手段に印
    加される第１及び第２のパルスのシーケンスを提供する
    よう第１から第４の矩形波信号で動作する論理ゲートか
    らなる請求項１記載の受信器。
  4. （４）サンプリング手段は、第１から第８の２つの入力
    のＡＮＤゲートと、各第１及び第４のＡＮＤゲートの入
    力は第１の矩形波信号を受信するよう接続され、各第５
    及び第８のＡＮＤゲートの入力は第２の矩形波信号を受
    信するよう接続され、各第２及び第３のＡＮＤゲートの
    入力は第３の矩形波信号を受信するよう接続され、各第
    ６及び第７のＡＮＤゲートの入力は第４の矩形波信号を
    受信するよう接続され；第１から第４の矩形波信号にお
    ける同じ極性変化を有する別なエッジの発生に対応する
    第１から第４のサンプリングパルスを夫々に発生する手
    段と、第１のサンプリングパルスは第５及び第６ＡＮＤ
    ゲートの第２の入力に共に印加され、第２のサンプリン
    グパルスは第３及び第４のＡＮＤゲートの第２の入力に
    共に印加され、第３のサンプリングパルスは第７及び第
    ８のＡＮＤゲートの第２の入力に共に印加され、第４の
    サンプリングパルスは第１及び第２のＡＮＤゲートの第
    ２の入力に共に印加され；第１及び第２の入力ＯＲゲー
    トとよりなり、第１のＯＲゲートの入力は各第１、第３
    、第５及び第７ＡＮＤゲートの出力に夫々結合され、第
    ２のＯＲゲートの入力は各第２、第４、第６及び第８の
    ＡＮＤゲートの出力に結合され、第１及び第２のＯＲゲ
    ートの出力はメモリー手段に接続されている請求項３記
    載の受信器。
  5. （５）メモリー手段はヒステリシス回路からなる請求項
    １乃至４のうちいずれか１項記載の受信器。
  6. （６）メモリー手段の出力に結合された固定レベルビッ
    トスライサを更に有する請求項１乃至５のうちいずれか
    一項記載の受信器。
  7. （７）メモリー手段の出力及び固定レベルビットスライ
    サ間に結合されたディジタルグリッチ除去フィルタを更
    に有する請求項６記載の受信器。
JP02169675A 1989-06-30 1990-06-27 無線受信器 Expired - Fee Related JP3088110B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8915063.5 1989-06-30
GB8915063A GB2233535A (en) 1989-06-30 1989-06-30 Radio receiver

Publications (2)

Publication Number Publication Date
JPH0338941A true JPH0338941A (ja) 1991-02-20
JP3088110B2 JP3088110B2 (ja) 2000-09-18

Family

ID=10659342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02169675A Expired - Fee Related JP3088110B2 (ja) 1989-06-30 1990-06-27 無線受信器

Country Status (6)

Country Link
US (1) US5197085A (ja)
EP (1) EP0405676B1 (ja)
JP (1) JP3088110B2 (ja)
DE (1) DE69030216T2 (ja)
FI (1) FI903235A0 (ja)
GB (1) GB2233535A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE166510T1 (de) * 1991-11-25 1998-06-15 Siemens Ag Oesterreich Demodulationsverfahren mit anwendung einer quadraturmodulation
TW214027B (en) * 1992-06-12 1993-10-01 Philips Electronics Nv FM quadrature demodulator
JPH06268694A (ja) * 1993-03-12 1994-09-22 Matsushita Electric Ind Co Ltd 直接変換受信機用ｆｓｋ復調器
JP3508956B2 (ja) * 1995-04-13 2004-03-22 ソニー株式会社 周波数変調信号復調回路及び通信端末装置
DE19534756C2 (de) * 1995-09-19 1999-04-08 Siemens Ag Verfahren zur Detektion und zur Auswertung von Hilfssignalen
DE59712313D1 (de) * 1996-03-02 2005-06-23 Philips Intellectual Property Erzeugung eines frequenzsteuersignals in einem fsk-empfänger
US6185248B1 (en) * 1998-03-12 2001-02-06 Northrop Grumman Corporation Wideband digital microwave receiver
DE69834407T2 (de) 1998-12-23 2007-04-19 Asulab S.A. Direktmischempfänger für FSK-modulierte Signale
DE19930229C1 (de) * 1999-06-30 2001-07-05 Infineon Technologies Ag Quadricorrelator für einen Demodulator für frequenzmodulierte Signale
US20040157571A1 (en) * 2003-02-07 2004-08-12 Klaas Wortel Enhanced register based FSK demodulator
WO2005069905A2 (en) * 2004-01-16 2005-08-04 Ghz Tr Corporation Methods and apparatus for automotive radar sensors
US20070104295A1 (en) * 2005-11-10 2007-05-10 Honeywell International Inc. RSSI for FSK IQ demodulator

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439283A (en) * 1966-02-04 1969-04-15 Gen Electric Frequency shift keyed discriminating circuits
GB2032737A (en) * 1978-10-24 1980-05-08 Standard Telephones Cables Ltd Radio receiver for tone modulated signals
GB2057820B (en) * 1979-09-04 1984-07-04 Standard Telephones Cables Ltd Radio receiver for fsk signals
GB2101821B (en) * 1981-07-16 1984-11-14 Standard Telephones Cables Ltd Radio receiver for frequency shift keyed signals
GB2106359B (en) * 1981-09-24 1985-07-03 Standard Telephones Cables Ltd Direct conversion radio receiver for fm signals
US4475219A (en) * 1982-08-18 1984-10-02 General Electric Company Demodulator for frequency-shift-keyed binary data signals
GB2141007B (en) * 1983-06-02 1986-07-23 Standard Telephones Cables Ltd Demodulator logic for frequency shift keyed signals
GB2143386B (en) * 1983-07-14 1987-01-14 Standard Telephones Cables Ltd Radio receiver
JPS60100859A (ja) * 1983-11-08 1985-06-04 Nec Corp 周波数検波器
CH667170A5 (de) * 1984-12-07 1988-09-15 Industrieorientierte Forsch Verfahren zur detektion der information eines empfangssignales, insbesondere mit frequenzumtastung.
GB2172158B (en) * 1985-03-07 1988-12-29 Stc Plc Zero-if radio receiver

Also Published As

Publication number Publication date
EP0405676A2 (en) 1991-01-02
EP0405676A3 (en) 1992-05-06
GB8915063D0 (en) 1989-08-23
GB2233535A (en) 1991-01-09
DE69030216D1 (de) 1997-04-24
DE69030216T2 (de) 1997-08-28
EP0405676B1 (en) 1997-03-19
JP3088110B2 (ja) 2000-09-18
US5197085A (en) 1993-03-23
FI903235A0 (fi) 1990-06-27

Similar Documents

Publication Publication Date Title
JP2982567B2 (ja) 受信装置
US5293408A (en) FSK data receiving system
US5640428A (en) Direct conversion receiver
KR940012877A (ko) 직접 변환 수신기
JPH0338941A (ja) 無線受信器
JPH01274518A (ja) 直接変換受信機
JP2003060441A (ja) ダブルバランスミキサー回路とそれを用いた直交復調回路
US5896053A (en) Single ended to differential converter and 50% duty cycle signal generator and method
US3983501A (en) Hybrid tracking loop for detecting phase shift keyed signals
US4193034A (en) Radio receiver for FSK signals
JPS6039962A (ja) 無線受信機
US5309113A (en) FSK data demodulator
US4634987A (en) Frequency multiplier
US5828238A (en) Digital frequency discriminator
JP3178268B2 (ja) 自動周波数制御装置
JP4267786B2 (ja) 周波数偏移変調信号用の直接変換受信機
JP2006148627A (ja) 周波数変調信号の復調器、および周波数変調信号の復調方法
JP2536579B2 (ja) 二入力高周波信号のレベル差検出器
JP3413902B2 (ja) 周波数シフトキーイング・データ復調器
SU1462461A1 (ru) Демодул тор-модул тор
EP1919078A1 (en) Sub-carrier filter and demodulator for FM-UWB receivers
JPH07107127A (ja) Ｆｓｋ復調器
JPS5840676Y2 (ja) 受信回路
CA1067589A (en) Tracking oscillator and use of the same in a frequency to voltage converter
JP3658769B2 (ja) 受信装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees