DE69030216T2

DE69030216T2 - Direktmisch-FSK-Empfänger mit einer von Frequenzabweichung unabhängigen Ausgangsgleichspannung

Info

Publication number: DE69030216T2
Application number: DE69030216T
Authority: DE
Inventors: Gwilym Francis Luff; John Francis Wilson; Richard John Youell
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1989-06-30
Filing date: 1990-06-25
Publication date: 1997-08-28
Anticipated expiration: 2010-06-26
Also published as: GB2233535A; EP0405676B1; JPH0338941A; FI903235A0; EP0405676A3; JP3088110B2; US5197085A; DE69030216D1; EP0405676A2; FI903235A7; GB8915063D0

Description

Die vorliegende Erfmdung bezieht sich auf einen Funkempfänger für FSK-Signale, wobei ein derartiger Empfänger als Personenrufempfänger benutzt werden kann.
In der britischen Patentschrift 2. 143.386A wird ein Funkempfänger beschrieben, der sich zum Gebrauch bei FSK- oder winkelmodulierten Signalen eignet. Der Funkempfänger weist eine Frequenz-Abwärtsmischstufe auf, die Direkumwandlungstechniken benutzt zum Schaffen von Null-ZF-Quadratur- Basisbandsignalen I und Q. Die I- und Q-Signale werden in betreffenden Begrenzungsverstärkern begrenzt zum Bilden entsprechender I- und Q-Rechtecksignale. Impulsbildungsnetzwerke, beispielsweise Differenzschaltungen, sind mit den Ausgängen der betreffenden Begrenzungsverstärkern gekoppelt zum Herleiten betreffender erster und zweiter Impulsfrequenzen, wobei die Ausgangssignale die Polaritätsänderungen in den betreffenden I- und Q-Rechtecksignalen darstellen. Es sind erste und zweite Multiplizierer vorgesehen, in denen die I- und Q-Rechtecksignale mit der zweiten bzw. ersten Impulsfolge multipliziert werden zum Erzeugen zweier Impulsfolgen. Es sind Mittel vorgesehen zum Kombinieren der zwei Impulsfolgen zum Liefern eines digitalen Ausgangssignals, dessen Frequenz der Summe der Frequenz der beiden Impulsfolgen entspricht. Das digitale Ausgangssignal wird einem Tiefpaßfilter zugeführt, das eine Simulation der ursprünglichen Basisbandmodulation erzeugt. Insbesonder werden die Impulse in dem digitalen Ausgangssignal geglättet, um etwa einen DC-Pegel zu geben, dessen Größe von der Impulsfrequenz abhängig ist, die ihrerseits wieder von der Frequenz der Taktnote abhängig ist, d.h. von der Frequenzdifferenz zwischen der Ortsoszillatorfrequenz des Empfängers und der Frequenz des modulierten Signals.
Der beschriebene Empfänger funktioniert im Grunde befriedigend, wenn es zwischen dem Ortsoszillator und den modulierten Signalfrequenzen keine Drift gibt. In einer praktischen Situation wird es aber Drift geben und der Effekt wird sein, daß die Taktfrequenzen entsprechend der binären "1" und "0" verschieden sein werden. Infolge der Tiefpaßfilterung wird die Größe des DC-Pegels entsprechend der Drift schwanken. Um den Wert des modulierten Signals zu detektieren ist ein dynamischer Bit-Slicer erforderlich. Dynamische Bit-Slicer lassen sich nur mit großem Aufwand entwerfen und sie verbrauchen einen relativ großen Strom, was auf unerwünschte Weise den Batterieverbrauch steigert. Die Einschaltzeit des Empfängers wird durch den Gebrauch des dynamischen Bit-Slicers verlängert, was ein Nachteil ist, wenn der Empfänger in einem Batteriesparsystem angewandt werden soll.
Ein Grund zum Gebrauch eines Null-ZF-Empfängers ist, daß er weitgehend als integrierte Schaltung hergestellt werden kann. Es ist aber bekannt, daß es teuer ist, reaktive Bauelemente, wie Kondensatoren, zu integrieren und das wird auch möglichst vermieden. Die Verwendung eines Tiefpaßfilters zum Erhalten eines Ausgangs-DC-Signals begegnet diesem Umstand, da ein oder mehrere Kondensatoren erforderlich sind.
In GB-A-2057820 wird ein Funkempfänger für FSK-Signale beschrieben, der Mittel aufweist zum Erzeugen von quadraturbezogenen, amplitudenbegrenzten Null-ZF-Signalen, die einem digitalen Demodulator mit D-Typ-Flip-Flop Schaltungen, NOR-Gattern und Stell/Rückstell-Flip-Flop-Schaltungen zugeführt werden. Die Art und Weise der Verbindung der D-Flip-Flop-Schaltungen und der NOR-Gatter ist derart, daß es vor der Änderung in der Polarität des Ausgangs eine inherente Verzögerung gibt als Ergebnis einer Anderung in dem Eingang.
Es ist nun u.a. eine Aufgabe der vorliegenden Erfindung diese Nach teile auszuschalten in dem Entwurf eines Funkempfängers.
Nach der vorliegenden Erfindung wird ein Empfänger für FSK- Signale geschaffen, mit Mitteln zum Empfangen der FSK-Signale und zum Erzeugen quadraturbezogener frequenzabwärtsgemischter Signale, Mitteln zur Amplitudenbegrenzung jedes der frequenzabwärtsgemischten Signale zum Bilden erster und zwei ter Rechtecksignale und mit Demodulationsmitteln zum Erzeugen eines Ausgangssignals, mit dem Kennzeichen, daß die Demodulationsmittel Mittel aufweisen zum Abtasten der ersten und zweiten Rechtecksignale bei Änderungen in der Polarität der zweiten und ersten Rechtecksignale und zum Erzeugen betreffender Folgen von Impulsen mit einer Dauer, die kleiner ist als die Periode des genannten ersten oder zweiten Rechtecksignals, mit Mitteln zum Kombinieren der Folgen von Impulsen zum Schaffen eines Ausgangssignals, das beim Auftritt des ersten Impulses von den Abtastmitteln ncah einer Änderung der Frequenz in dem empfangenen FSK-Signal die Polarität ändert, und mit Mitteln zum Schaffen eines anlogen Ausgangssignals, das für das übertragene Basisbandsignal repräsentativ ist, wobei diese letzteren Mittel Speichermittel aufweisen, die auf das Auftreten einer Änderung in der Polarität in dem kombinierten Signal reagieren zum Erzeugen einees ersten nahezu konstanten DC-Ausgangssignals, bis die nächste Änderung in der Polarität detektiert wird, und beim Detektieren der genannten nächsten Änderung in der Polarität reagieren zum Erzeugen eines zweiten nahezu konstanten DC-Ausgangssignals.
Dadurch, daß die Abtastmittel Folgen von Impulsen erzeugen, deren Dauer kürzer ist als die Periode des genannten ersten oder zweiten Rechtecksignals und dadurch, daß das Ausgangssignal der Kombiniermittel seine Polarität ändert beim Auftritt des ersten Impulses der Abtastmittel nach einer Änderung in der Frequenz des empfangenen FSK-Signals, gibt es nahezu keine Verzögerung beim Detektieren einer Änderung der Frequenz in dem empfangenen FSK-Signal.
Weiterhin wird dadurch, daß Speichermittel vorgesehen sind, die auf eine Polaritätsänderung reagieren, wobei diese Speichermittel eine Hystereseschaltung aufweisen können, entspricht die Ausgangssignalspannung der amplitudenbegrenzten Spannung, was eine Indikation für eine binäre "1" oder "0" ist und bleibt auf diesem Wert, bis es keine Polaritätsänderung mehr gibt. Dadurch ist die Ausgangssignalspannung innerhalb der spezifizierten Toleranzen unabhängig von der Frequenzdrift. Das bedeutet, daß ein Bit-Slicer mit einem festen Pegel verwendet werdenkann zum Detektieren der Frequenzmodulation. Ein Bit-Slicer mit einem festen Pegel läßt sich ziemlich einfach entwerfen und weist einen geringen Stromverbrauch auf. Die Speichermittel haben keine Frequenz- oder Impulsantwort und brauchen folglich auch keine separaten reaktiven Bauelemente, wie Kondensatoren, und ist dadurch preisgünstiger integrierbar.
Die Mittel zum Abtasten können Mittel aufweisen zum Erzeugen von Impulsen mit einer Dauer von nahezu einem Hundertstel der Periode des ersten oder zweiten Rechtecksignals.
Bei einer Ausführungsform der vorliegenden Erfindung weisen die Mittel zum Abtasten erste Mittel auf zum Multiplizieren des zweiten Rechtecksignals mit den in Antwort auf Änderungen in der Polarität in beiden Richtungen des ersten Rechtecksignals erzeugten Impulsen zum Erzeugen einer ersten Folge von Impulsen und zweite Mittel zum Multiplizieren des ersten Rechtecksignals mit Impulsen, die in Antwort auf Änderungen in der Polarität in beiden Richtungen des zweiten Rechtecksignals erzeugt worden sind zum Erzeugen einer zweiten Folge von Impulsen.
Bei einer anderen Ausführungsform der vorliegenden Erfindung sind Mittel vorgesehen zum Schaffen dittter und vierter Rechtecksignale, wobei es sich um invertierte Versionen der ersten bzw. zweiten Rechtecksignale handelt, wobei die Abtastmittel Mittel enthalten zum Abtasten des Auftretens wechselnder Ränder, die in den erste, zweiten, dritten und vierten Rechtecksignalen dieselbe Polaritätsänderung aufweisen und betreffende erste bis vierte Folgen von Impulsen erzeugen und wobei eine Anzahl logischer Gatter auf die ersten bis vierten Rechtecksignale einwirken, und zwar in Antwort auf die genannten ersten bis vierten Folgen von Impulsen zum Schaffen weiterer Folgen von Impulsen, die den genannten Kombiniermitteln zugeführt werden.
Die logischen Gatter können erste bis achte Doppeleingang-UND- Gatter aufweisen, wobei ein Eingang jedes der ersten und vierten UND-Gatter das erste Rechtecksignal erhält, ein Eingang jedes der fünften und achten UND-Gatter das zweite Rechtecktsignal erhält, ein Eingang jedes der zweiten und dritten UND- Gatter das dritte Rechtecksignal erhält und ein Eingang jedes der sechsten und siebenten UND-Gatter das vierte Rechtecksignal erhält; wobei die ersten Abtastimpulse gemeinsam den zweiten Eingängen der fünften und sechsten UND-Gatter, die zweiten Abtastimpulse gemeinsam zweiten Eingängen der dritten und vierten UND- Gatter, die dritten Abtastimpulse gemeinsam zweiten Eingängen der siebenten und achten UND-Gatter und die vierten Abtastimpulse gemeinsam zweiten Eingängen der ersten und zweiten UND-Gatter zugeführt werden. Es sind erste und zweite Vier-Eingänge-ODER-Gatter vorgesehen. Die Eingänge des ersten ODER-Gatters sind mit Ausgängen der ersten, dritten, fünften und siebenten UND-Gatter gekoppelt und die Eingänge des zweiten ODER-Gatters sind mit den Ausgängen der zweiten, vierten, sechsten bzw. achten UND-Gatter gekoppelt, wobei Ausgänge der ersten und zweiten ODER-Gatter mit den Speichermitteln verbunden sind.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 ein Blockschaltbild einer Ausführungsform eines Funkempfängers, hergestellt nach der vorliegenden Erfindung,
Fig. 2A und 2H Wellenformen, anwendbar bei der Wirkung des Empfängers nach Fig. 1,
Fig. 3 ein Schaltbild einer Ausführungsform einer Hystereseschaltung,
Fig. 4 ein Schaltbild einer digitalen Ausführungsform eines Demodulators, geeignet zum gebrauch in dem erfindungsgemäßen Empfänger,
Fig. 5A bis 5M Wellenformen anwendbar bei der Wirkung des Empfängers nach Fig. 4.
In der Zeichnung sind für entsprechende Elemente dieselben Bezugszeichen verwendet worden.
In Fig. 1 enthält der Empfänger eine Antenne 10 aum Empfangen von FSK-Signalen fc±δ, wobei fc eine Nenn-Trägerfrequenz und δ die Offset-Frequenz, beispielsweise 4,5 kHz für ein datensignal von 512 bps ist. Diese Signale werden den ersten Eingängen des ersten und zweiten Mischers 12, 14 zugeführt. Im Falle des Mischers 14 ist in der Signalstrecke zwischen dem Ortsoszillator 16 und dem Mischer 14 ein 90º Phasenschieber 18 vorgesehen. Die Differenzausgänge des ersten und zweiten Mischers sind um +δ und um -π/2+δ phasenverschoben, wenn das Eingangssignal fc±δ ist und -δ und um &supmin;π/2-δ phasenverschoben, wenn der Eingang fc-δ ist.
In einer nicht dargestellten Anordnung des Frontendes des Empfängers, wird der Phasenschieber in eine der Signalestrecken zwischen der Antenne 10 und dem ersten oder zweiten Mischer 14 bzw. 14 eingefügt, und der Ortsoszillator 16 ist unmittelbar mit dem zweiten Eingang der Mischer 12, 14 verbunden.
Die quadraturbezogenen Differenzsignale werden in Tiefpaßfiltern 20, 22 gefiltert und werden danach in betreffenden Begrenzungsverstärkern 24, 25 begernzt, wobei diese Verstärker die I- und Q-Rechtecksignale liefern.
Es sind ein erster und ein zweiter Signalmultiplizierer 26, 27 vorgesehen. Die I- und Q-Rechtecksignale werden dem ersten Eingang des zweiten und ersten Multiplizierer 27 bzw. 26 zugeführt. Diese Rechtecksignale I und Q werden Impulsformern, beispielsweise den C-R-Differenzierern 28, 30 zugeführt, die Impulse liefern entsprechend jeder Flanke des betreffenden Rechtecksignals. Die Zeitkonstante jedes Impulsformers ist im Vergleich zu der Bitrate kurz, beispielsweise ein Hundertstel der Periode des rechtecksignals. Die Impulsfolgen entsprechend den I- und Q-Rechtecksignalen werden den Multiplizierern 26 bzw. 27 zugeführt. Die Ausgangssignale der Multiplizierer 26, 27 werden einer Subtrahierstufe 32 zugeführt, die effektiv die Summe der Signale bildet.
Mit dem Ausgang der Subtrahierstufe 32 ist ein bistabiles Speicherelement 34, beispielsweise eine Hystereseschaltung, verbunden. Dem Speicherelement 34 folgen ein ein Störimpulsentfernungsfilter 36 und eine Bit-Slicer mit festem Pegel 38.
Die Wirkungsweise des in Fig. 1 dargestellten Empfängers wird nun anhand der in den Fig. 2A bis 2H dargestellten Wellenformen näher erläutert. Die Fig. 2A und 2B zeigen die amplitudenbegrenzten I- und Q-Rechtecksignale, deren Amplituden zwischen +1 und -1 schwanken. Die von den netzwerken 28, 30 gebildeten Impulsfrequenzen sind in Fig. 2C bzw. 2D dargestellt. Die Fig. 2E und 2F zeigen die Ausgangssignale X, Y der Multiplizierer 26 bzw. 27 und die Fig. 2G zeigt das Ausgangssignal der Subtrahierstufe 32. Das Ausgangssignal des Speicherelementes 34 ist in Fig. 2H dargestellt und es sei bemerkt, daß die Polaritätsänderung von binär "0" zu "1" beim Auftritt des ersten positiven Impulses in dem Ausgangssitgnal der Subtrahierstufe 32 auftritt. Obschon das Speicherelement 34 beim Auftritt des erten Impulses nach einer Änderung der Phase in dem an der Antenne 10 empfangenen Signal seinen Zustand ändert, behält es einen wesentlich konstanten DC-Ausgang, der von den von der ersten und zweiten Mischstife 12, 14 hergeleiteten Differenzfrequenzen unabhängig ist. Es ist folglich möglich, unter Verwendung des Bit-Slicers mit dem festen Pegel 38 die ursprünglichen Daten zu bestimmen. Weiterhin ist der Demodulator imstande Signale mit hohen Datenraten, bis zu der Grenze in einem amplitudenbegrenzten System zu demodulieren, weil er auf eine einzige Flankenänderung reagiert. Da das System eine gewisse inherente Rauschfilterung gibt, kann das Störimpulsentfernungsfilter 36 auf vorteilhafte Weise ein Digitalfilter sein, wodurch auf diese Weise Gruppenverzögerungsprobleme vermieden werden, die bei einem analogen Filter auftreten würden.
Fig. 3 zeigt eine Hystereseschaltung, die als Speicherelement 34 verwendbar ist. Die Hystereseschaltung enthält eine Flip-Flop-Schaltung mit NPN- Transistoren 40, 42, deren Basis-Elektrode und Kollektor-Elektrode, wie üblich kreuzweise gekoppelt sind, und wobei die Emitter-Elektroden mit einer Stromquelle 44 verbunden sind. Die Belastungsschaltung für den Transistor 40 enthält die Reihenschaltung aus einem ersten Widerstand 46, der Kollektor-Emitterstrecke eines NPN-Transistors 48 und einem Widerstand 50 zwischen der Vcc-Leitung und der Kollektor-Elektrode des Transistors 40. Eine ähnliche Reihenschaltung aus einem dritten Widerstand 52, der Kollektor-Emitterstrecke eines NPN-Transistors 54 und einem vierten Widerstand 56 zwischen der Vcc-Leitung und der Kollektor-Elektrode des Transistors 42 bildet die Belastungsschaltung für den Transistor 42. Der Signalausgang der Subtrahierstufe 32 (Fig. 1) ist in Wirklichkeit ein balanciertes Ausgangssignal, das an sich balancierte Eingangssignale 58, 60 bildet, die der Basis- Elektrode der Transistoren 48 bzw. 54 zugeführt werden. Balancierte Signalausgänge 62, 64 werden von den Kollektorschaltungen der Transistoren 48 bzw. 54 hergeleitet.
Wenn im Betrieb die den Transistoren 48, 54 zugeführte Spannungsdifferenz einen bestimmten Wert überschreitet, ändert die Flip-Flop-Schaltung ihren Zustand und bleibt in diesem Zustand bis eine entgegengesetzte Spannungsdifferenz auftritt. Aus der dargestellten Hystereseschaltung dürfte hervorgehen, daß diese Schaltungsanordnung Widerstände und Transistoren aufweist und es gibt keine reaktiven Bauelemente, was bedeutet, daß diese Schaltungsanordnung sich auf wirtschafftliche Weise herstellen läßt im Vergleich zu den Kosten eines Filters, wie dies in der eingangs erwähnten britischen Patentschrift 2143386A verwendet wird. Außerdem bietet eine Hystereseschaltung einen weiteren Vorteil gegenüber einem Filter, welcher Vorteil bereits erwähnt wurde.
Fig. 4 ist eine digitale Ausführungsform des Einflankendemodulators. Der Demodulator betrachtet als Eingangssignale amplitudenbegrenzte Rechtecksignale I, , Q und . Die Schaltungsanordnung enthält vier Paare von je zwei Eingangs-UND-Gattern 66, 67; 68,69; 70,71 und 72,73. Das I-Signal wird den UND- Gattern 66, 69 zugeführt, das -Signal wird den Gattern 67, 68 zugeführt, das Q- Signal wird den Gattern 70, 73 zugeführt und das -Signal wird den Gattern 71, 72 zugeführt.
Die Impulsfolgen I', ', Q' und ' werden von den amplitudenbegrenzten I- und Q-Rechtecksignalen abgeleitet, und zwar unter Verwendung monostabiler Schaltungsanordnungen 74 bis 77 und Invertierschaltungen 78, 79 und werden den UND-Gattern 70, 71; den Gattern 72, 73; den Gattern 68, 69 bzw. den Gattern 66, 67 zugeführt.
Es sind vier-Eingänge-ODER-Gatter 80, 81 vorgesehen. Die Eingänge A bis D des ODER-Gatters 80 sind mit den Ausgängen der UND-Gatter 66, 68, 70 bzw. 72 verbunden uns die Eingänge A bis D der ODER-Gatter 81 sind mit den Ausgängen der UND-Gatter 67, 69, 71 bzw. 73 verbunden. Die Ausgänge E, F der ODER-Gatter 80, 81 sind mit einer Stell/Rückstell-Flip-Flop-Schaltung verbunden, die durch zwei Doppeleingang-NOR-Gatter 82, 83 gebildet wird, wobei einer des anderen Ausgang ist und umgekehrt. Balancierte Ausgänge Z, werden von den Gattern 82 bzw. 83 abgeleitet.
Die Wirkungsweise der in Fig. 4 dargestellten Schaltungsanordnung wird nun anhand der in den Fig, 5A bis 5M dargestellten Welenformen naher beschrieben. Die Fig. 5A und 5B zeigen die amplitudenbegrenzten I- und Q- Rechtecksignale, wobei die anderen Rechteckeingangssignale und die Antiphasenversionen der I- bzw. Q-Signale sind. Die Fig. 5C bis 5F sind die Impulsfolgen, die an den Ausgängen der monostabilen Schaltungsanordnungen 74 bis 77 auftreten. Es sei bemerkt, daß die Impulse in jeder Folge der positiven Flanke des betreffenden Rechtecksignal entsprechen und daß die Dauer jedes Impulses im Vergleich zu der des zugeordneten Rechtecksignals kurz ist. In den Paaren der UND-Gatter werden die Eingangs-Rechtecksignale effektiv an einem Zeitpunkt abgetastet, der gegenüber den Flanken um nahezu 90º phasenverschoben ist, wobei die Impulse kurzer Dauer verwendetw erden, die von den monostabilen Schaltungsanordnungen 74 bis 77 erzeugt worden sind. Die Fig. 5G bis 5J zeigen die Eingänge A bis D des ODER- Gatters 80, die durch A&sub8;&sub0;, B&sub8;&sub0;, C&sub8;&sub0; bzw. D&sub8;&sub0; bezeichnet sind. Die Eingänge A bis D des ODER-Gatters 81 sind nicht dargestellt, lassen sich aber durch Studierung der Fig. 5A bis 5F deduzieren.
Die Fig. 5K und 5L zeigen die Ausgangssignale E, F der ODER-Gatter 80 bzw. 81, die den Stell/Rückstell-Flip-Flop-Schaltungen zugeführt werden, wobei das Ausgangssignal Z in Fig. 5M dargestellt ist. Die Wirkungsweise der in Fig. 4 dargestellten Ausführungsform entspricht im allgemeinen der der in Fig. 1 dargestellten analogen Ausführungsform darin, daß die Flankendetektion unter Verwendung der UND-Gatter 66 bis 73 äquivalent ist zu den Multiplizierern 26, 27 (Fig. 1) und die Subtrahierschaltung 32 sowie das bistabile Speicherelement 34 (Fig. 1) entsprechen nahezu den ODER-Gattern 80, 81 und der Stell- Rückstell-Flip-Flop-Schaltung 82, 83.

Claims

1. Empfänger für FSK-Signale mit Mitteln (10 bis 22) zum Empfangen der FSK-Signale und zum Erzeugen quadraturbezogener frequenzabwärtsgemischter Signale, mit Mitteln (24, 25) zur Amplitudenbegrenzung jedes der frequenzabwärtsgemischten Signale zum Bilden erster und zweiter Rechtecksignale und mit Demodulationsmitteln (26 bis 34 oder 66 bis 83) zum Erzeugen eines Ausgangssignals, dadurch gekennzeichnet, daß die Demodulationsmittel Mittel (26, 27, 28, 30 oder 66 bis 79) aufweisen zum Abtasten der ersten und zweiten Rechtecksignale bei Änderungen in der Polarität der zweiten und ersten Rechtecksignale und zum Erzeugen betreffender Folgen (X, Y) von Impulsen mit einer Dauer, die kleiner ist als die Periode des genannten ersten oder zweiten Rechtecksignals, mit Mitteln (32 oder 80, 81) zum Kombinieren der Folgen (X, Y) von Impulsen zum Schaffen eines Ausgangssignals, das beim Auftritt des ersten Impulses von den Abtastmitteln nach einer Änderung der Frequenz in dem empfangenen FSK-Signal die Polarität ändert, und mit Mitteln (34 oder 82, 83) zum Schaffen eines anlogen Ausgangssignals, das für das übertragene Basisbandsignal repräsentativ ist, wobei diese letzteren Mittel Speichermittel aufweisen, die auf das Auftreten einer Änderung in der Polarität in dem kombinierten Signal reagieren zum Erzeugen eines ersten nahezu konstanten DC-Ausgangssignals, bis die nächste Änderung in der Polarität detektiert wird, und beim Detektieren der genannten nächsten Änderung in der Polarität reagieren zum Erzeugen eines zweiten nahezu konstanten DC-Ausgangssignals.

2. Empfänger nach Anspruch 1, dadurch gekennzeichnet, daß die genannten Mittel (26, 27, 28, 30 oder 66 bis 79) zum Abtasten Mittel (28, 30 oder 74 bis 79) aufweisen zum Erzeugen von Impulsen mit einer Dauer von im wesentlichen einem Hunderstel der Periode des ersten oder zweiten Rechtecksignals.

3. Empfänger nach Anspruch 2, dadurch gekennzeichnet, daß die genannten Mittel zum Abtasten erste Mittel (26) aufweisen zum Multiplizieren des zweiten Rechtecksignals mitr Impulsen, die in Antwort auf Änderungen in der Polarität in beiden Richtungen des ersten Rechtecksignals erzeugt worden sind zum Erzeugen einer ersten Folge (X) von Impulsen und zweite Mittel (27) zum Multiplizieren des ersten Rechtecksignalsmit Impulsen, die in Antwort auf Änderungen in der Polarität in beiden Richtungen des zweiten Rechtecksignals erzeugt worden sind zum Erzeugen einer zweiten Folge (Y) von Impulsen.

4. Empfänger nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Mittel vorgesehen sind zum Schaffen dritter und vierter Rechtecksignale, wobei es sich um invertierte Versionen der ersten und zweiten Rechtecksignale handelt, daß die Mittel (74 bis 79) zum Abtasten Mittel aufweisen zum Abtasten des Auftritts wechselnder Flanken mit derselben Polaritätsänderung in dem ersten, zweiten, dritten und vierten Rechtecksignal und zum Erzeugen erster bis vierte Folgen (I', ', Q', ') von Impulsen und eine Anzahl logischer Gatter (66 bis 73), die bei den ersten bis vierten Rechtecksignalen in Antwort auf die genannten ersten bis vierten Folgen von Impulsen wirksam sind zum Schaffen weiterer Folgen von Impulsen, die den genannten Kombiniermitteln zugeführt werden.

5. Empfänger nach Anspruch 4, dadurch gekennzeichnet, daß die logischen Gatter erste bis achte Doppeleingang-UND-Gatter (66 bis 73) aufweisen, wobei ein Eingang jedes der ersten und vierten UND-Gatter (66, 69) das erste Rechtecksignal (1) erhält, ein Eingang jedes der fünften und achten UND-Gatter (70, 73) das zweite Rechtecktsignal (Q) erhält, ein Eingang jedes der zweiten und dritten UND-Gatter (67, 68) das dritte Rechtecksignal ( ) erhält und ein Eingang jedes der sechsten und siebenten UND-Gatter (71, 72) das vierte Rechtecksignal ( ) erhält; wobei die ersten Abtastimpulse ( ') gemeinsam den zweiten Eingängen der fünften und sechsten UND-Gatter (70, 71), die zweiten Abtastimpulse ( ') gemeinsam zweiten Eingängen der dritten und vierten UND-Gatter (68, 69), die dritten Abtastimpulse ( ') gemeinsam zweiten Eingängen der siebenten und achten UND-Gatter (72, 73) und die vierten Abtastimpulse ( ') gemeinsam zweiten Eingängen der ersten und zweiten UND-Gatter (66, 67) zugeführt werden, und daß erste und zweite Vier-Eingänge-ODER-Gatter (80, 81) vorgesehen sind, wobei Eingänge des ersten ODER-Gatters (80) mit Ausgängen der ersten, dritten, fünften bzw. siebenten UND- Gatter (66, 68, 70 bzw. 72) gekoppelt sind und Eingänge des zweiten ODER-Gatters (81) mit Ausgängen der zweiten, vierten, sechsten bzw. achten UND-Gatter (67, 69, 71 bzw. 73) gekoppelt sind, wobei Ausgänge des ersten und zweiten ODER-Gatters mit den Speichermitteln (82, 83) verbunden sind.

6. Empfänger nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Speichermittel (34) eine Hystereseschaltung aufweisen, die nichtreaktive Bauelemente enthalten.

7. Empfänger nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein Bit-Sucher (38) mit einem festen Pegel mit dem Ausgang der Speichermittel (34) gekoppelt ist.

8. Empfänger nach Anspruch 7, dadurch gekennzeichnet, daß ein digitales Störimpulsentfernungsfilter (36) zwischen dem Ausgng der Speichermittel (34) und dem Bit-Slicer (38) mit dem festen Pegel vorgesehen ist.