JPH0330324B2 - - Google Patents
Info
- Publication number
- JPH0330324B2 JPH0330324B2 JP55031654A JP3165480A JPH0330324B2 JP H0330324 B2 JPH0330324 B2 JP H0330324B2 JP 55031654 A JP55031654 A JP 55031654A JP 3165480 A JP3165480 A JP 3165480A JP H0330324 B2 JPH0330324 B2 JP H0330324B2
- Authority
- JP
- Japan
- Prior art keywords
- gto
- current
- interrupting
- circuit
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/105—Modifications for increasing the maximum permissible switched voltage in thyristor switches
Landscapes
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は回路開閉装置に係り、特に複数個の電
流自己遮断形半導体素子を直列接続したものから
なる回路開閉装置のスナツバ回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit switching device, and more particularly to a snubber circuit of a circuit switching device comprising a plurality of current self-interrupting type semiconductor elements connected in series.
最近、半導体技術の進歩によりゲート信号で電
流を遮断できる電流自己遮断形半導体素子が開発
され、電力制御素子としてゲートターンオフサイ
リスタ(以下、GTOサイリスタと呼称する)等
が実用化されている。第1図a,bに、GTOサ
イリスタの構成図を示すが、アノード端子Aとカ
ソード端子Kおよびゲート端子Gを持つ3端子4
層PNPN構造の半導体素子で、正のゲート信号
によりターンオンし、負のゲート信号によりター
ンオフすることができるサイリスタである。 Recently, advances in semiconductor technology have led to the development of self-interrupting semiconductor devices that can interrupt current using a gate signal, and gate turn-off thyristors (hereinafter referred to as GTO thyristors) and the like have been put into practical use as power control devices. Figure 1a and b show the configuration of a GTO thyristor.
A thyristor is a semiconductor device with a layered PNPN structure that can be turned on by a positive gate signal and turned off by a negative gate signal.
ところで、このような電流自己遮断形半導体素
子を直列接続して回路開閉装置を構成した場合に
は、直列素子間の電圧分担が不均衡になる問題点
がある。第2図にGTOサイリスタを直列接続し
て構成された回路開閉装置の電気回路図と第3図
イ〜ヘにその動作波形図を示す。これらの図にお
いて、GTO1,GTO2は直列接続された各GTOサ
イリスタで、これらには、抵抗R1とコンデンサ
C1の直列回路、および抵抗R2とコンデンサC2の
直列回路からなるスナツバ回路がそれぞれ並列に
接続されている。また、iG1,iG2;IG1,IG2;VG1,
VG2はGTO1,GTO2のゲート電流、導通電流、
端子電圧である。 By the way, when such current self-interrupting type semiconductor elements are connected in series to form a circuit switching device, there is a problem that the voltage sharing between the series elements becomes unbalanced. Fig. 2 shows an electric circuit diagram of a circuit switchgear constructed by connecting GTO thyristors in series, and Figs. 3A to 3F show its operating waveform diagrams. In these figures, GTO 1 and GTO 2 are each GTO thyristor connected in series, which includes a resistor R 1 and a capacitor.
A series circuit of C 1 and a snubber circuit consisting of a series circuit of resistor R 2 and capacitor C 2 are connected in parallel. Also, i G1 , i G2 ; I G1 , I G2 ; V G1 ,
V G2 is the gate current and conduction current of GTO 1 and GTO 2 ,
is the terminal voltage.
第3図では、各GTOサイリスタに全く同じゲ
ート電流iG1,iG2を与えた場合でも、各GTOサイ
リスタ単体のターンオフ特性にバラツキがある場
合、つまりターンオフ特性がGTO2よりGTO1の
方が速り場合の例で示してある。GTO1がGTO2
より先にターンオフすると、第3図ハに示すよう
に、GTO1の端子電圧VG1は一時的に高くなり、
場合によつてはGTO1が電圧破損する等の問題が
生ずる。このような電圧分担の問題は、GTOサ
イリスタ単体のターンオフ特性のバラツキの外
に、各GTOサイリスタに与えられるゲート電流
のバラツキ等によつて更に増長されるのが一般的
で、GTOサイリスタを電力制御素子としてチヨ
ツパやインバータ等の大容量機器に適用する場合
の大きな欠点となつている。 In Figure 3, even when the same gate currents i G1 and i G2 are applied to each GTO thyristor, if there are variations in the turn-off characteristics of each GTO thyristor, in other words, the turn-off characteristics of GTO 1 will be faster than that of GTO 2 . This is illustrated by an example. GTO 1 is GTO 2
When it is turned off earlier, the terminal voltage V G1 of GTO 1 becomes temporarily high, as shown in Figure 3 (c).
In some cases, problems such as voltage damage to GTO 1 may occur. Such voltage sharing problems are generally exacerbated not only by variations in the turn-off characteristics of individual GTO thyristors, but also by variations in the gate current given to each GTO thyristor. This is a major drawback when applied as an element to large-capacity devices such as chippers and inverters.
本発明の目的は、上記した従来技術の欠点をな
くし、直列接続された各電流自己遮断形半導体素
子のターンオフ時における電圧分担を良好にする
ことのできる回路開閉装置を提供するにある。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a circuit switching device that eliminates the drawbacks of the prior art described above and can improve voltage sharing during turn-off of each self-interrupting type semiconductor device connected in series.
本発明によれば、前記目的は、複数の直列接続
された電流自己遮断形半導体素子のいずれかが先
に消弧したとき、また消弧していない電流自己遮
断形半導体素子の電流をスナツバ回路の抵抗を介
することなく、まだ消弧していない電流自己遮断
形半導体素子の電流を減少するように分流させ、
前記複数の直列接続された電流自己遮断形半導体
素子がターンオフしている間に蓄えられた電荷
を、前記複数の直列接続された電流自己遮断形半
導体素子が点弧したとき、これらの電流自己遮断
形半導体素子及び前記スナツバ回路の抵抗を介し
て放電する分流コンデンサを備えることにより達
成される。 According to the present invention, the object is to transfer the current of the unextinguished current self-interrupting semiconductor element to a snubber circuit when any one of the plurality of series-connected current self-interrupting semiconductor elements is first extinguished. The current in the self-interrupting semiconductor element, which has not yet been extinguished, is shunted so as to decrease without passing through the resistor.
When the plurality of series-connected current self-interrupting type semiconductor elements ignite the electric charge stored while the plurality of series-connected current self-interrupting type semiconductor elements are turned off, the current self-interruption occurs. This is achieved by providing a shunt capacitor that discharges through the resistor of the snubber circuit and the snubber circuit.
これにより、先にターンオフする電流自己遮断
形半導体素子のスナツバ回路に流れる電流の一部
が、分流コンデンサを介して流れることになり、
遅れてターンオフする電流自己遮断形半導体素子
に流れる電流が減少し、この電流自己遮断形半導
体素子のターンオフを速めることができる。 As a result, part of the current that flows through the snubber circuit of the current self-interrupting semiconductor element that turns off first flows through the shunt capacitor.
The current flowing through the current self-interrupting type semiconductor element, which turns off with a delay, is reduced, and the turn-off of this current self-interrupting type semiconductor element can be accelerated.
以下、本発明の一実施例を図面により詳細に説
明する。 Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.
第4図は本発明の一実施例に係る回路開閉装置
の電気回路図、第5図イ〜ヘはその動作波形図で
ある。 FIG. 4 is an electric circuit diagram of a circuit switching device according to an embodiment of the present invention, and FIGS. 5A to 5F are operation waveform diagrams thereof.
この実施例は、各GTO1,GTO2に並列接続さ
れた、ダイオードD1,D2が並列接続された抵抗
R1,R2と、コンデンサC1,C2とを直列接続して
成るスナツバ回路の抵抗とコンデンサの接続点相
互間に、分流用コンデンサCを接続して構成され
ている。そして、GTO1に接続されるスナツバ回
路は、そのコンデンサC1の側が、GTO1のカソー
ドに接続され、GTO2に接続されるスナツバ回路
は、そのコンデンサC2の側が、GTO2のアノード
に接続されている。一般に、前述のスナツバ回路
は、GTOサイリスタのターンオフ時に再印加さ
れる順方向電圧の上昇率を抑制するために設けら
れているものでり、ダイオードドD1,D2は、
GTOサイリスタのターンオフ時に、抵抗R1,R2
に生じる電圧降下を短絡する如く動作して各
GTOサイリスタへの再印加電圧の上昇率をさら
に抑制するものである。 This example uses a resistor with diodes D 1 and D 2 connected in parallel to each GTO 1 and GTO 2 .
A snubber circuit is constructed by connecting R 1 and R 2 and capacitors C 1 and C 2 in series, and a shunt capacitor C is connected between the connection points of the resistor and the capacitor. The snubber circuit connected to GTO 1 has its capacitor C 1 side connected to the cathode of GTO 1 , and the snubber circuit connected to GTO 2 has its capacitor C 2 side connected to the anode of GTO 2 . has been done. Generally, the aforementioned snubber circuit is provided to suppress the rate of increase in the forward voltage that is reapplied when the GTO thyristor is turned off, and the diodes D 1 and D 2 are
When the GTO thyristor turns off, the resistances R 1 and R 2
It operates to short circuit the voltage drop that occurs in each
This further suppresses the rate of increase in the voltage reapplied to the GTO thyristor.
このように構成された本発明の実施例におい
て、GTO1が先にターンオフすると、GTO1に流
れていた電流IG2は、第4図に示すように、スナ
ツバ回路の抵抗R1とダイオードD1の並列回路を
通つて、コンデンサC1と分流コンデンサCとに
分流される(電流iC1,iC)。遅れてターンオフす
るGTO2には、コンデンサC1の電流iC2が流れるこ
とになるので、GTO2に流れる電流は、分流コン
デンサCに分流した電流ic分だけ減少した電流
(コンデンサC1と分流コンデンサCの容量をし等
しくすれば、GTO2に流れる電流は元の電流の1/
2)となる。このとき、GTO2の負のゲート電流
は、減少する前の元の電流を消弧する電流値とな
つているので、GTO2のターンオフ動作が速めら
れ、第5図に実線で示した如く、ほぼGTO1と同
じ時点で、GTO2をターンオフさせることが可能
となり、GTO1とGTO2の電圧分担を良好にでき
る。なお、第5図の破線は、分流コンデンサCが
ない従来回路の場合の動作波形を示しており、第
4図に示す本発明の実施例の効果が顕著であるこ
とがわかる。 In the embodiment of the present invention configured in this manner, when GTO 1 is turned off first, the current I G2 flowing through GTO 1 is transferred to the resistor R 1 of the snubber circuit and the diode D 1 as shown in FIG. The current is divided into the capacitor C 1 and the shunt capacitor C through the parallel circuit (currents i C1 , i C ). Since the current iC2 of capacitor C1 flows through GTO 2 , which turns off with a delay , the current flowing to GTO 2 is a current reduced by the current ic shunted to shunt capacitor C (capacitor C1 and shunt capacitor C2). If the capacitance of C is made equal, the current flowing through GTO 2 will be 1/1 of the original current.
2). At this time, the negative gate current of GTO 2 has a current value that extinguishes the original current before decreasing, so the turn-off operation of GTO 2 is accelerated, and as shown by the solid line in Fig. 5, It becomes possible to turn off GTO 2 at approximately the same time as GTO 1 , allowing good voltage sharing between GTO 1 and GTO 2 . Note that the broken line in FIG. 5 shows the operating waveform in the case of the conventional circuit without the shunt capacitor C, and it can be seen that the effect of the embodiment of the present invention shown in FIG. 4 is remarkable.
また、前述の動作により、分流コンデンサCに
充電された電圧が、図示しない回路の配線インダ
クタンスと電源を介して振動現象を起す場合、振
動電流の逆方向電流は、GTO2のカソード、抵抗
R2、分流コンデンサC、抵抗R1、GTO1のアノー
ドの経路を通つて流れることになり、この逆方向
の電流のピーク値を充分に抑えることができる。 In addition, when the voltage charged in the shunt capacitor C causes an oscillation phenomenon through the wiring inductance and power supply of the circuit (not shown) due to the above operation, the reverse direction of the oscillation current flows through the cathode and resistor of GTO 2 .
The current flows through the path of R 2 , shunt capacitor C, resistor R 1 , and the anode of GTO 1 , and the peak value of this reverse current can be sufficiently suppressed.
さらにまた、GTO1,GTO2がターンオフして
いる間に分流コンデンサCに蓄積された電荷は、
GTO1,GTO2がターンオンしたとき、これらの
GTO1,GTO2及び抵抗R1,R2を介して放電され
ることになり、抵抗R1,R2により、その電流の
ピーク値を充分に抑制して放電され、GTO1,
GTO2に過電流を流すことがない。 Furthermore, the charge accumulated in the shunt capacitor C while GTO 1 and GTO 2 are turned off is
When GTO 1 and GTO 2 are turned on, these
The current will be discharged via GTO 1 , GTO 2 and resistors R 1 , R 2 , and the peak value of the current will be sufficiently suppressed by resistors R 1 and R 2 , and GTO 1 ,
No overcurrent flows through GTO 2 .
以上、本発明の一実施例の動作を、GTO1が先
にターンオフした場合について説明したが、第4
図に示す本発明の実施例は、GTO2が先にターン
オフした場合にも同様に動作することができ、2
つのGTOサイリスタの特性を調べて接続を行う
というわずらわしさもなく、遅れてターンオフす
るGTOサイリスタのターンオフ動作を速めるこ
とができ、直列接続されたGTOサイリスタのタ
ーンオフ時の電圧分担を良好とすることができ
る。また、この実施例は、GTO1あるいはGTO2
のターンオフ時に、夫々のスナツバ回路のコンデ
ンサC1,C2に、コンデンサ(C+C2)、(C+C1)
の直列回路が並列に接続されるので、各GTOサ
イリスタの再印加電圧の上昇率をさらに抑制する
効果をも有する。 The operation of one embodiment of the present invention has been described above for the case where GTO 1 turns off first.
The embodiment of the invention shown in the figure can similarly operate if GTO 2 turns off first,
It is possible to speed up the turn-off operation of GTO thyristors that turn off with a delay without having to check the characteristics of two GTO thyristors to make connections, and it is possible to improve the voltage sharing at the time of turn-off of GTO thyristors connected in series. . Also, this embodiment is applicable to GTO 1 or GTO 2
At turn-off, the capacitors (C+C 2 ) and (C+C 1 ) are connected to the capacitors C 1 and C 2 of the respective snubber circuits.
Since the series circuits are connected in parallel, it also has the effect of further suppressing the rate of increase in the reapplied voltage to each GTO thyristor.
なお、電流自己遮断形半導体素子としては、前
述のGTOサイリスタの外に、電界効果形サイリ
スタ(ゲート信号なしでターンオンし、負のゲー
ト信号でターンオフする素子)等を用いることも
できる。 In addition to the above-mentioned GTO thyristor, a field effect thyristor (an element that turns on without a gate signal and turns off with a negative gate signal) or the like can be used as the current self-interrupting semiconductor element.
以上詳述したように、本発明によれば、直列接
続されたGTOサイリスタ等の電流自己遮断形半
導体素子から成る回路開閉装置において、素子の
特性を調べて接続するというようなわずらわしさ
もなく、遅れてターンオフする素子のターンオフ
動作を速め、各素子のターンオフ時における電圧
分担を良好にすることができるという効果を奏す
ることができる。 As described in detail above, according to the present invention, in a circuit switching device consisting of current self-interrupting semiconductor elements such as GTO thyristors connected in series, there is no need to check the characteristics of the elements before making connections, and there is no delay. This has the effect of speeding up the turn-off operation of the element that is turned off by turning it off, and making it possible to improve the voltage sharing when turning off each element.
第1図a,bはGTOサイリスタの構成図、第
2図はGTOサイリスタを直列接続して構成され
た従来の回路開閉装置の電気回路図、第3図イ〜
ヘはその動作波形図、第4図は本発明の一実施例
に係る回路開閉装置を示す電気回路図、第5図イ
は〜ヘはその動作波形図である。
GTO1,GTO2……GTOサイリスタ、R1,R2
……スナツバ用抵抗、C……分流用コンデンサ、
C1,C2……スナツバ用コンデンサ、D1,D2……
スナツバ用ダイオード。
Figures 1a and b are configuration diagrams of a GTO thyristor, Figure 2 is an electric circuit diagram of a conventional circuit switchgear configured by connecting GTO thyristors in series, and Figures 3-A.
FIG. 4 is an electric circuit diagram showing a circuit switching device according to an embodiment of the present invention, and FIGS. 5A to 5F are operation waveform diagrams thereof. GTO 1 , GTO 2 ...GTO thyristor, R 1 , R 2
... Resistor for snubber, C ... Shunt capacitor,
C 1 , C 2 ... Capacitor for snubber, D 1 , D 2 ...
Diode for Snatsuba.
Claims (1)
る直列接続された複数個の電流自己遮断形半導体
素子と、これらの電流自己遮断形半導体素子のそ
れぞれに、ダイオード及び抵抗による並列体とコ
ンデンサとの直列回路から成るスナツバ回路を並
列接続した回路開閉装置において、前記電流自己
遮断形半導体素子のいずれかが先に消弧したと
き、また消弧していない電流自己遮断形半導体素
子の電流を前記スナツバ回路の抵抗を介すること
なく、まだ消弧していない電流自己遮断形半導体
素子の電流を減少するように分流させ、前記複数
の直列接続された電流自己遮断形半導体素子がタ
ーンオフしている間に蓄えられた電荷を、前記複
数の直列接続された電流自己遮断形半導体素子が
点弧したとき、これらの電流自己遮断形半導体素
子及び前記スナツバ回路の抵抗を介して放電する
分流コンデンサを備えることを特徴とする回路開
閉装置。1. A snubber consisting of a plurality of series-connected current self-interrupting semiconductor devices that are turned on and off by a gate signal, and each of these current self-interrupting semiconductor devices is connected to a series circuit of a parallel body consisting of a diode and a resistor, and a capacitor. In a circuit switchgear in which circuits are connected in parallel, when one of the self-interrupting semiconductor elements is first extinguished, the current of the self-interrupting semiconductor element that is not extinguished is passed through the resistance of the snubber circuit. The current of the current self-interrupting type semiconductor device which has not yet been extinguished is shunted to decrease without causing the arc to be extinguished, and the electric charge accumulated while the plurality of series-connected current self-interrupting type semiconductor devices are turned off is removed. , a circuit opening/closing circuit comprising a shunt capacitor that discharges electricity through the resistors of the plurality of series-connected current self-interrupting semiconductor elements and the snubber circuit when the plurality of series-connected current self-interrupting semiconductor elements are ignited. Device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3165480A JPS56129425A (en) | 1980-03-14 | 1980-03-14 | Circuit switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3165480A JPS56129425A (en) | 1980-03-14 | 1980-03-14 | Circuit switching device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56129425A JPS56129425A (en) | 1981-10-09 |
JPH0330324B2 true JPH0330324B2 (en) | 1991-04-30 |
Family
ID=12337145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3165480A Granted JPS56129425A (en) | 1980-03-14 | 1980-03-14 | Circuit switching device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS56129425A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52106276A (en) * | 1976-03-03 | 1977-09-06 | Hitachi Ltd | Semiconductor device |
-
1980
- 1980-03-14 JP JP3165480A patent/JPS56129425A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52106276A (en) * | 1976-03-03 | 1977-09-06 | Hitachi Ltd | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JPS56129425A (en) | 1981-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4366522A (en) | Self-snubbing bipolar/field effect (biofet) switching circuits and method | |
CA1141823A (en) | Vmos/bipolar dual-triggered switch | |
JPS5947469B2 (en) | semiconductor device | |
JPH10127045A (en) | Gate drive circuit for power converter | |
US4849873A (en) | Active snubber for an inverter | |
US4107551A (en) | Thyristor turn-off system | |
JPS5855749B2 (en) | Gate turn-off thyristor protection device | |
JPS6121015B2 (en) | ||
US4019117A (en) | Circuit arrangement for an inverter | |
US3943430A (en) | Circuitry for reducing thyristor turn-off times | |
JP2770099B2 (en) | Gate drive circuit of series multiplex inverter | |
JPH0330324B2 (en) | ||
US4107552A (en) | Semiconductor switch | |
JPS60107917A (en) | Composite semiconductor switch | |
US3479533A (en) | Thyristor switch circuit for producing pulses of variable widths and having diode means for shortening the fall times of the pulses | |
JPS5914356A (en) | Gate controller for gate turn-off thyristor | |
SU888330A1 (en) | Control pulse shaper | |
JPH07118906B2 (en) | Snubber circuit | |
JPH0242247B2 (en) | ||
JPS6244064A (en) | Overvoltage suppressor | |
JPH0847158A (en) | Short-circuit | |
JPS5935571A (en) | Overcurrent suppressing device for power inverter circuit | |
SU760329A1 (en) | Three-phase thyristorized switching device | |
JPH0783617B2 (en) | Protection circuit for switch element in power converter | |
JPS6097722A (en) | Trigger circuit of gate turn-off thyristor |