JPH03296236A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH03296236A JPH03296236A JP2098785A JP9878590A JPH03296236A JP H03296236 A JPH03296236 A JP H03296236A JP 2098785 A JP2098785 A JP 2098785A JP 9878590 A JP9878590 A JP 9878590A JP H03296236 A JPH03296236 A JP H03296236A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit board
- package
- technology
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、プリント基板上に集積回路チップを実装し
た半導体装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device in which an integrated circuit chip is mounted on a printed circuit board.
第６図及び第７図はＩＣチップをＴ Ａ Ｂ （Ｔａｐ
ｅＡＬ１切ｍａｔｅａ ＢＯｎｄｉｎｊ’）技術のみに
よって実装した従来半導体装置を示す図で、第５図は両
面実装した場合の側面図、第７図は片面実装した場合の
平曲図である。Figures 6 and 7 show the IC chip T A B (Tap
FIG. 5 is a side view of a semiconductor device mounted on both sides, and FIG. 7 is a flat curved view of a semiconductor device mounted on one side.
また、第８図はＴＡＢ技術により形成したパッケージの
アウターリード接合部の拡大断面図であり、第９図はＴ
ＡＢ技術により形成されたＩＣパック“−ジ内部の平曲
図、第１Ｏ図は第９図にボすＡ−Ａにおける断面図であ
る。図において、１１）はプリント基板１６）上に搭載
されたパッケージ、）２＋Ｕパツケージｌ１ｌＯ外ｓＶ
ｃ伸びているアウターリード、（３１は半田付部、（４
１ハ半田付部・３とプリント基板＋５１とを接続する牛
田であシ、牛田（４）によりパッケージＩｌｌがプリン
ト基板＋５１に固層されている。また、パッケージ１１
は、配＃（９及ヒスルーホール（８）により接続されて
いる。（７）はＩＣチップ、１１０１ ｌ′ｉＩＣチッ
プ（７１上に形成された突起電極、Ｏυはテープ基材、
０２１はインナーリードであシ、インナーリード０２１
と突起電極（ｌＯ）は熱圧着法等によって電気的９機械
的に接続されていて、ＩＣチップ（７）からの電気的信
号は、突起電極１１０１、インナーリード（Ｉ２１を通
ってアウターリード（２）に伝わる。賎は工０テップ（
７）などを封止し、かつ、パッケージ＋１１を形成して
いるモールド樹脂である。Furthermore, FIG. 8 is an enlarged cross-sectional view of the outer lead joint of the package formed by TAB technology, and FIG.
Figure 1O, which is a flat curved view of the inside of an IC pack formed by AB technology, is a sectional view taken along line A-A in Figure 9. In the figure, 11) is mounted on a printed circuit board 16). package, )2+U package l1lO outside sV
c Extending outer lead, (31 is the soldering part, (4
The package Ill is fixed to the printed circuit board +51 by Ushida Ashi and Ushida (4) who connect the soldering part 1/3 and the printed circuit board +51. Also, package 11
are connected by wiring #9 and his-through hole (8). (7) is an IC chip, 1101 l'i IC chip (projection electrode formed on 71, Oυ is a tape base material,
021 is an inner lead, inner lead 021
and the protruding electrode (lO) are electrically and mechanically connected by thermocompression bonding or the like, and the electrical signal from the IC chip (7) passes through the protruding electrode 1101, the inner lead (I21), and the outer lead (2). ).
7) etc., and also forms the package +11.
なお、図中、丸印を付した番号は端子の配列番号を示す
。In addition, in the figure, the numbers with circles indicate the arrangement numbers of the terminals.
次に実装方法について説明する。パッケージ１１をプリ
ント基板鳴５）上に実装する場合、第８図のように、プ
リント基板（６）の表面に形成された各々の電極部のマ
クントパッド（６）に半田（４）ヲ予め付けておき、プ
リント基板＋５１上にノ（ツケージ１１を載置してそれ
らのアウターリード（２）の半田付部１３）とマクント
パッド（６）とを半田（４１で電気的、機械的接続して
半田付けする方法が取られている。Next, the implementation method will be explained. When mounting the package 11 on a printed circuit board 5), as shown in Fig. 8, solder (4) is applied in advance to each electrode pad (6) formed on the surface of the printed circuit board (6). Place the cage 11 on the printed circuit board +51 and solder the soldered parts 13 of the outer leads (2) and the Macintosh pads (6) (connect them electrically and mechanically with 41 and solder them). A method is being taken to do so.
また、第９図に示すように、アウターリード１２はＩＣ
チップ（７１上に形成された突起電極（ｌＯ）とｌ対ｌ
に対応するように配列番号（ここでは■〜０が決められ
ている。Further, as shown in FIG. 9, the outer lead 12 is connected to the IC.
The protruding electrode (lO) formed on the chip (71)
The array numbers (in this case, ■ to 0 are determined to correspond to the array numbers).
次に動作について説明する。第９図及び第１θ図のよう
に、ＴＡＢ技術によりテープ基材すυ上のインナーリー
ド（国にＩＣチップ（７）全搭載し、モールド樹脂０３
）により封止し、アウターリード２１？下方に曲げ成型
されて作られたパッケージ１）は、第７図のようにプリ
ント基板（６）上に実装される。このとき、同じ配列番
号のアウターリード１２）同士を接続するために、プリ
ント基板Ｉ５に複雑な配線（９）やスルーホール（８）
ヲ設けである。Next, the operation will be explained. As shown in Fig. 9 and Fig. 1θ, the inner leads (IC chips (7) are fully mounted on the tape base material υ by TAB technology, and molded resin 03
), and the outer lead 21? The package 1) made by being bent downward is mounted on a printed circuit board (6) as shown in FIG. At this time, in order to connect the outer leads 12) with the same arrangement number, complicated wiring (9) and through holes (8) are installed on the printed circuit board I5.
It is set up.
従来の半導体装置は以上のように構成されているので、
第６図に示すように、両面実装ケした場合、同じ配列番
号のアウターリード同士をつなぐスルーホールを開ける
ことが難しく、また、第７図に示すように片面実装した
場合、２つのパッケージ間で同じ配列番号のアウターリ
ード同士をつなぐ際、配線が交差し、スルーホールが必
要であるなどの問題点があった。Conventional semiconductor devices are configured as described above, so
As shown in Figure 6, when double-sided mounting is used, it is difficult to open through holes that connect outer leads with the same array number, and when single-sided mounting is performed as shown in Figure 7, there is a gap between the two packages. When connecting outer leads with the same sequence number, there were problems such as the wiring crossing and the need for through holes.
この発明は上記のような問題点を解消するためになされ
たもので、１−し配列番号の端子同士をつなぐことがで
きる半導体装置を得ることを目的とする。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to obtain a semiconductor device in which terminals having array numbers 1-1 can be connected to each other.
この発明に係る半導体装置は、プリント基板の表面上に
、ＴＡＢ技術により形成されたパッケージを実装し、か
つ該プリント基板の核間−またはこれと対向する別の表
面上の上記パッケージと隣接した位置にフリップチップ
技術によりＩＣチップケ実装したものである。A semiconductor device according to the present invention includes a package formed by TAB technology mounted on the surface of a printed circuit board, and a position adjacent to the package on the core of the printed circuit board or on another surface opposite thereto. The IC chip is mounted using flip-chip technology.
この発明においては、ＴＡＢ技術と７リツプチツプ技術
の両方？用いることにより、片面実装する場合には配線
の引き回しのみによって同じ配列番号の端子同士金つな
ぐことができ、また両面実装する場合には、スルーホー
ルにより簡単に同じ配列番号の端子同士ケつなぐことが
できる。In this invention, both TAB technology and 7-lip chip technology? By using this feature, when mounting on one side, terminals with the same arrangement number can be connected to each other by simply routing the wiring, and when mounting on both sides, terminals with the same arrangement number can be easily connected to each other using through holes. can.
以下、この発明に係る半導体装置の実施例を図について
説明する。第１図は片面実装の半導体装置の平向図、第
２図は両面実装の半導体装置の１ｉ１１［ＵｋＵ図、第
８図ｒｉ第２図に示す矢印Ｂの方向から児た平面図、第
４図はフリップチップ技術によってＩＣチップをプリン
ト基板上に実装した場合の接続部分を示す拡大断面図で
ある。Embodiments of the semiconductor device according to the present invention will be described below with reference to the drawings. FIG. 1 is a plan view of a semiconductor device mounted on one side, FIG. 2 is a plan view taken from the direction of arrow B shown in FIG. The figure is an enlarged cross-sectional view showing a connection portion when an IC chip is mounted on a printed circuit board using flip-chip technology.
図において１１１、）２］、＋３１，１５１〜（１０）
は第６図ないし５ｇｉθ図の従来例に示したものこ同等
であるので説明は省略する。なお丸印を付した番号は端
子の配列番号である。111,)2], +31,151~(10) in the figure
Since these are the same as those shown in the conventional example shown in FIGS. 6 to 5giθ, their explanation will be omitted. Note that the numbers with circles are the arrangement numbers of the terminals.
第１図において、プリント基板１６）の−表面上にＴＡ
Ｂ技術によってＩＣチップ１７）を搭載したテープ基材
（図示せず）會欄脂封止してなるパッケージＩｌｌと、
フリップチップ技術により工０チップ（７）の表裏を逆
にして表面が下方、すなわち電気回路パターン（図示せ
ず）及び突起電極（１０）のある面をプリント基板＋５
１側に向くように７エイスダウンしたＩＣチップ（７）
とが片面実装されている。ここでは、フリップチップ技
術によって実装されるＩＣチップ（７）はその表面裏面
を逆にしてプリント基板＋５１に実装されるため、お互
いに隣接するパッケージＩｌｌと工０チップ（７）は、
それぞれ同じ配列番号（■〜■）のアウターリード（２
）と突起電極（ｌＯ）が向き合うことになる。すなわち
、パンケージＩｌｌのアウターリード（２）とＩＣチッ
プ（７）の突起電極（ｌＯ）は、その配列番号が線対称
な位置Ｉ／！：さている。In FIG. 1, TA is applied on the surface of the printed circuit board 16)
A package Ill formed by sealing a tape base material (not shown) with a column resin on which an IC chip 17) is mounted using B technology;
Using flip-chip technology, the front and back of the chip (7) are turned upside down, and the surface with the electrical circuit pattern (not shown) and protruding electrodes (10) is placed on the printed circuit board +5.
IC chip (7) with 7 aces down facing 1 side
is mounted on one side. Here, since the IC chip (7) mounted by flip-chip technology is mounted on the printed circuit board +51 with its front and back sides reversed, the package Ill and the chip (7) that are adjacent to each other are
Outer leads (2
) and the protruding electrode (lO) face each other. In other words, the outer lead (2) of the pan cage Ill and the protruding electrode (lO) of the IC chip (7) are located at the position I/! where their array numbers are line symmetrical. :Saru.
第２図及び第８図においてプリント基板＋５１の一表面
上に％ＴＡＢＴＡＢ技術形成したパッケージＩＩＩ ｉ
実装し、プリント基板（５）の裏面にフリップチップ技
術によりＩＣチップ（７）がその表面がプリント基板、
５１１ＭＵに向くように実装され、かつパッケージ山と
ＩＣチップ（７）は対面するように両面実装されている
。フリップチップ技術によりＩＣチップ（７１を表裏を
逆にして実装したので、パッケージ１１１のアウターリ
ード（２）とＩＣチップ（７）の突起電極（１０）は、
配列番号が同じもの同士が対向することになり、これら
の対面しているアウターリード１２１と突起電極（ｌＯ
）は、スルーホール（８）及び配線（９）によって簡単
に接続されている。In FIGS. 2 and 8, the package III i is formed using the %TABTAB technique on one surface of the printed circuit board +51.
The IC chip (7) is mounted on the back side of the printed circuit board (5) using flip-chip technology, and the surface thereof is mounted on the printed circuit board (5).
It is mounted so as to face 511MU, and both sides are mounted so that the package mountain and the IC chip (7) face each other. Since the IC chip (71) was mounted upside down using flip-chip technology, the outer lead (2) of the package 111 and the protruding electrode (10) of the IC chip (7) are
Items with the same array number will face each other, and these facing outer leads 121 and protruding electrodes (lO
) are simply connected by through holes (8) and wiring (9).
第４図において、プリント基板１５１上のマクントパッ
ド１６１ ＫＩＣチップ（力の突起電極（１０１（ｉ７
位置合せして載置し、例えば、リフロー法等により固着
している。また、スルーホール（８）は、例えば銅など
の金属や、導電性樹脂等の導電性物質で充てんされてい
る。In FIG.
They are aligned and placed, and fixed by, for example, a reflow method. Further, the through hole (8) is filled with a metal such as copper or a conductive substance such as conductive resin.
次に作用について説明する。２個のＩＣチップをプリン
ト基板に実装する方法として、第１図に示すごとく１個
をＴＡＢ技術により形成されたパンケージＩＩ＋として
、もう１個をフリップチップ技術によりＩＣチップ（７
１のままでその表面裏面が逆を向くように７エイスダウ
ンして片面実装し、あるいは第２図に示すごとく両面実
装する。Next, the effect will be explained. As shown in Fig. 1, one method of mounting two IC chips on a printed circuit board is to use a pancage II+ formed by TAB technology, and the other to form an IC chip (7) by flip-chip technology.
1 and turn it 7-eighth down so that the front and back sides face oppositely, and mount it on one side, or mount it on both sides as shown in FIG. 2.
壕ず第１図に示すように片面実装する場合はフリップチ
ップ技術によりＩＣチップ（力ｔＳ裏を逆にしてプリン
ト基板＋５１に実装したので、パッケージＩｌ＋のアウ
ターリード（２）とＩＣチップ（７）の突起電極（ｌＯ
）が、その配列番号が線対称になるような配置となる。When mounting on one side as shown in Fig. 1, the IC chip is mounted on the printed circuit board +51 with the back side reversed, so the outer lead (2) of the package Il+ and the IC chip (7) protruding electrode (lO
) are arranged so that their array numbers are line symmetrical.
このため、配線（９）全交差させたり、スルーホール（
８１を設けたりすることなく、配線（９）の引き回しの
みでこれらをつなぐことができる。For this reason, wiring (9) may be completely crossed or through holes (
These can be connected only by routing the wiring (9) without providing the wiring 81.
また、第２図に示すように両面実装する場合は、プリン
ト基板（５）の裏面に実装するＩＣチップ（７１をフリ
ツプチツ技術により裏表を逆にして実装したので、プリ
ント基板１５）表面に実装されたパッケージＩｌｌのア
ウターリード（２）とプリント基板−５１の裏面に実装
されたＩＣチップ（７）の突起電極ｎｏ） ｔｄその配
列番号が同じもの同士がプリント基板（６１上のほぼ同
じ位置で対面することになり、配線（９）及びスルーホ
ール（８）ヲ用いて、これらを簡単につなぐことができ
る。In addition, in the case of double-sided mounting as shown in Fig. 2, the IC chip (71) to be mounted on the back side of the printed circuit board (5) is mounted upside down using flip-chip technology, so the IC chip (71) is mounted on the surface of the printed circuit board (15). The outer leads (2) of the package Ill and the protruding electrodes (7) of the IC chip (7) mounted on the back side of the printed circuit board 51. These can be easily connected using the wiring (9) and the through hole (8).
なお、上記実施例では、片面実装する際、第１図のよう
にパッケージＩｌｌとＩＣチップ＋７１ ｆｔ、１個ず
つプリント基板に実装する場合につｈて説明したが、第
５図に示したように、複数のパッケージ１１）と複数の
ＩＣチップ！７）とをそれぞれＴＡＢ技術とフリップチ
ップ技術により、プリント基板＋５１上に交互にそれぞ
れがほぼ平行になるように実装してもよい。もちろんこ
の場合においても、フリップチップ技術によって実装さ
れるＩＣチップ（７）は、その表裏が逆になるように実
装されるので、隣接するパンケージ山とＩＣチップ１７
）は、同じ配列番号のアウターリード１２）と突起電極
（ｌＯ）同士が対向することになシ、配線（９）を交差
せることなく、百単にそれらを配線（９でつなぐことが
できる。In the above embodiment, when performing single-sided mounting, the package Ill and the IC chip +71 ft were mounted one by one on the printed circuit board as shown in Fig. 1. However, as shown in Fig. 5, , multiple packages 11) and multiple IC chips! 7) may be mounted alternately on the printed circuit board +51 so that they are substantially parallel to each other by TAB technology and flip-chip technology, respectively. Of course, also in this case, since the IC chip (7) mounted by flip-chip technology is mounted with its front and back reversed, the adjacent pancage mount and IC chip 17
), since the outer leads 12) and the protruding electrodes (lO) having the same arrangement number face each other, they can be connected by the wires (9) without crossing the wires (9).
また、上記実施例では、パッケージＩｌｌを形成する際
、ＴＡＢ技術を用いたが、多ピンの必要性がない等の場
さＶＣは、ＴＡＢ技術を用いずに、代りにワイヤボンド
技術？用いてもよい。甘た、上記実施例では、２個のＩ
Ｃチップのうち（７）１個をＴＡＢ技術により形成され
たＩＣパッケージｉｌ＋としてプリント基板１５）上に
実装しているが、パッケージＩｌｌを形成することなく
、すなわち樹脂封止成型せずにＩＣチップ（７）をプリ
ント基板１５）上に直接ダイボンドして実装し、工０チ
ップ１７）の突起電極（１０）とプリント基板＋５１上
の配線パターンのマクントパッド（６）とをワイヤボン
ディングで接続してもよい。In addition, in the above embodiment, TAB technology was used when forming the package Ill, but in cases where there is no need for a large number of pins, etc., VC may be formed using wire bond technology instead of TAB technology. May be used. In the above example, two I
One (7) of the C chips is mounted on the printed circuit board 15) as an IC package il+ formed by TAB technology, but the IC chip is mounted on the printed circuit board 15) without forming the package Ill, that is, without resin sealing molding. (7) can be directly die-bonded and mounted on the printed circuit board 15), and the protruding electrode (10) of the 0-chip 17) can be connected to the wiring pattern pad (6) on the printed circuit board +51 using wire bonding. good.
以上のように、この発明に係る半導体装置によれば、Ｔ
ＡＢ技術とフリップチップ、Ｐ！２術の両万全併用した
ので、パッケージ及びＩＣチップの実装に際して、同じ
配列番号の端子同士を片面実装では配線の引き回しのみ
により、両面実装ではスルーホールにより簡単に接続す
ることができるという効果がある。さらに、ＴＡＢ技術
とフリップチップ技術の両刀の技術を併用することによ
り、多ピンにもかかわらず実装時のアウターリードの配
線処理が大変簡単ｖｃなｐ、プリント基板上の実装密度
を同上させ、多ピン川実装技術であるＴＡＢ、あるいは
、フリップチップの特徴を十分に発揮させることができ
るという効果がある。As described above, according to the semiconductor device according to the present invention, T
AB technology and flip chip, P! Since both techniques are used in combination, the effect is that when mounting packages and IC chips, terminals with the same arrangement number can be easily connected by routing wires in single-sided mounting, or by using through holes in double-sided mounting. . Furthermore, by using both TAB technology and flip-chip technology, the wiring process for outer leads during mounting is very simple despite the large number of pins, and the mounting density on the printed circuit board is increased. This has the effect of fully utilizing the characteristics of TAB, which is a Pingawa mounting technology, or flip chip.
簗１図ないし第５図はこの発明の実施例による半導体装
置を示す図で、第１図は片面実装の場合の平面図、第２
図は両面実装の場合の側面図、第８図は第２図に示す矢
印Ｂの方向から見た平面図、第４図はフリップチップ技
術によってＩＣチップをプリント基板に接続する部分を
示す拡大＃Ｔ面図、第５図はそれぞれ複数のパッケージ
及びＩＣチップを片面実装する場合の平面図、第６図な
いし第１Ｏ図は従来の半導体装置を示す図で、第６図は
両面実装の場合の側面図、第７図は片面実装した場合の
平面図、第８図はパッケージのアウターリード接合部ケ
示す拡大断面図、第９図はＴＡＢ技術により形成された
パッケージ内部の平面図、第１０図は第９図に示すＡ−
Ａにおける断面図である。図において、１１１はパッケ
ージ、１２１はアウターリード、３１は半田付部、１５
１はプリント基板、１６１はマクントパッド、（７１は
ＩＣチップ、（８）はスルーホール、（９）は配線、＋
ＩＯ）は突起電極である。
なお、図中、同一符号は同一 又は相当部分をボす。1 to 5 are diagrams showing a semiconductor device according to an embodiment of the present invention, in which FIG. 1 is a plan view in the case of single-sided mounting, and FIG.
The figure is a side view in case of double-sided mounting, Figure 8 is a plan view seen from the direction of arrow B shown in Figure 2, and Figure 4 is an enlarged view showing the part where the IC chip is connected to the printed circuit board using flip chip technology. T-side view and FIG. 5 are respectively plan views in the case of single-sided mounting of multiple packages and IC chips, FIGS. 6 to 10 are diagrams showing conventional semiconductor devices, and FIG. 6 is a plan view in the case of double-sided mounting. 7 is a plan view when mounted on one side, FIG. 8 is an enlarged sectional view showing the outer lead joint of the package, FIG. 9 is a plan view of the inside of the package formed by TAB technology, and FIG. 10 is A- shown in FIG.
FIG. In the figure, 111 is a package, 121 is an outer lead, 31 is a soldering part, and 15
1 is a printed circuit board, 161 is a Macintosh pad, (71 is an IC chip, (8) is a through hole, (9) is a wiring, +
IO) is a protruding electrode. In addition, in the figures, the same symbols indicate the same or equivalent parts.
Claims (1)
した半導体装置において、１個をＴＡＢ技術により実装
し、もう１個をフリップチップ技術により実装し、かつ
、対面する同一番号の端子同士を配線で接続したことを
特徴とする半導体装置。In a semiconductor device in which two IC chips are mounted on one side on the surface of a printed circuit board, one is mounted using TAB technology, the other is mounted using flip chip technology, and the facing terminals with the same number are wired together. A semiconductor device characterized by being connected by.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2098785A JPH03296236A (en) | 1990-04-13 | 1990-04-13 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2098785A JPH03296236A (en) | 1990-04-13 | 1990-04-13 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03296236A true JPH03296236A (en) | 1991-12-26 |
Family
ID=14229027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2098785A Pending JPH03296236A (en) | 1990-04-13 | 1990-04-13 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03296236A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100453134B1 (en) * | 2001-10-24 | 2004-10-15 | 산요덴키가부시키가이샤 | Semiconductor integrated circuit |
| KR100608187B1 (en) * | 2001-10-24 | 2006-08-04 | 산요덴키가부시키가이샤 | Semiconductor integrated circuit |
-
1990
- 1990-04-13 JP JP2098785A patent/JPH03296236A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100453134B1 (en) * | 2001-10-24 | 2004-10-15 | 산요덴키가부시키가이샤 | Semiconductor integrated circuit |
| KR100608187B1 (en) * | 2001-10-24 | 2006-08-04 | 산요덴키가부시키가이샤 | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7288837B2 (en) | Semiconductor device and its writing method | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| JPH11297889A (en) | Semiconductor package, mounting board and mounting method by use of them | |
| KR920001690A (en) | Resin-sealed semiconductor device | |
| JP2568748B2 (en) | Semiconductor device | |
| JPS63296292A (en) | Semiconductor device | |
| JP2001156251A (en) | Semiconductor device | |
| JPH04273451A (en) | Semiconductor device | |
| JPH03296236A (en) | Semiconductor device | |
| JP3150560B2 (en) | Semiconductor device | |
| JP3942495B2 (en) | Semiconductor device | |
| JPS63136657A (en) | Both-side mounting electronic circuit device | |
| JPS63136642A (en) | 2-layer type semiconductor integrated circuit | |
| JPH11102991A (en) | Semiconductor element mounting frame | |
| US12087675B2 (en) | Semiconductor device and mounting structure thereof | |
| JP2652222B2 (en) | Substrate for mounting electronic components | |
| KR0151898B1 (en) | Multichip package with center pad type chip using substrate | |
| JPH10150065A (en) | Chip size package | |
| JPH04269841A (en) | Semiconductor device | |
| JP2879503B2 (en) | Surface mount type electronic circuit device | |
| JP2001319943A (en) | Semiconductor device | |
| JPH04267361A (en) | Leadless chip carrier | |
| JP2000031377A (en) | Semiconductor device | |
| JPH02164056A (en) | Semiconductor device | |
| JPH0936158A (en) | Structure of package-type semiconductor device |