JPS63136657A - Both-side mounting electronic circuit device - Google Patents
Both-side mounting electronic circuit deviceInfo
- Publication number
- JPS63136657A JPS63136657A JP61283701A JP28370186A JPS63136657A JP S63136657 A JPS63136657 A JP S63136657A JP 61283701 A JP61283701 A JP 61283701A JP 28370186 A JP28370186 A JP 28370186A JP S63136657 A JPS63136657 A JP S63136657A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- chip
- wiring board
- memory
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 230000006870 function Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 abstract 7
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 238000004806 packaging method and process Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は、両面実装ＣＯＤ （チップオンボード）タイ
プの電子回路ユニットに関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention (Field of Industrial Application) The present invention relates to a double-sided mounting COD (chip on board) type electronic circuit unit.
（従来の技術）
従来から両面実装型の電子回路ユニットの一つとして、
第２図に示すように、表裏両面および内部にそれぞれ配
線パターン１．１′を有する配線基板２の両面に、それ
ぞれメモリチップのような同じ機能を有する複数の半導
体チップ３．３′を実装し、これらの半導体チップ３．
３′をスルーホール４を介してそれぞれ配線パターン１
．１′に電気的に接続するとともに、これら全体を絶縁
性樹脂５で封止した構造の電子回路ユニットが使用され
ている。なお、符号６は、金線、アルミ線のようなボン
ディングワイヤ、また７は枠体を示す。(Conventional technology) Conventionally, as one of the double-sided mounting type electronic circuit units,
As shown in FIG. 2, a plurality of semiconductor chips 3.3' each having the same function, such as a memory chip, are mounted on both sides of a wiring board 2 which has wiring patterns 1.1' on both the front and back sides and inside. , these semiconductor chips 3.
3' through the through hole 4 to the wiring pattern 1.
．． An electronic circuit unit is used, which is electrically connected to 1' and is entirely sealed with an insulating resin 5. Note that the reference numeral 6 indicates a bonding wire such as a gold wire or an aluminum wire, and the reference numeral 7 indicates a frame.
（発明が解決゛しようとする問題点）
しかしながらこのような電子回路ユニットにおいては、
配線基板２の表面側とその直下の裏面側にそれぞれ搭載
された半導体チップ３．３′のマスクが同一であり各信
号用端子の配置の仕方が同じであるため、これらの半導
体チップ３．３′の各端子を一つのスルーホール４によ
り電気的に接続することができない、従って複雑な配線
パターン１．１′を必要としたり、多くのスルーホール
が必要となって、半導体チップ３の実装密度が低くなっ
てしまうという問題があった。(Problems to be solved by the invention) However, in such an electronic circuit unit,
The masks of the semiconductor chips 3.3' mounted on the front side of the wiring board 2 and the back side directly below them are the same, and the arrangement of the respective signal terminals is the same, so these semiconductor chips 3.3' It is not possible to electrically connect each terminal of ' with a single through hole 4. Therefore, a complicated wiring pattern 1.1' is required, or many through holes are required, which reduces the packaging density of the semiconductor chip 3. There was a problem that the value became low.
本発明はこのような問題を解決するためになされたもの
で、配線パターンを簡素化し、スルーホールの数を少な
くすることができ、これによってチップ部品の高密度実
装を可能とした両面実装電子回路ユニットを提供するこ
とを目的とする。The present invention was made to solve these problems, and it provides a double-sided mounting electronic circuit that simplifies the wiring pattern and reduces the number of through holes, thereby enabling high-density mounting of chip components. The purpose is to provide units.
［発明の構成］
（問題点を解決するための手段）
本発明の両面実装電子回路ユニットは、両面に配線パタ
ーンが形成された配線基板の表面および裏面に、それぞ
れ同一の機能を有する半導体チップを搭載するとともに
、前記半導体チップの同一端子をそれぞれ電気的に接続
してなる電子回路ユニットにおいて、配線基板の表面と
その裏面側の直下の位置に、互いにミラー対称の一対の
半導体チップをそれぞれ搭載し、かつこれらの半導体チ
ップを前記配線基板に設けたスルーホールを介してそれ
ぞれ電気的に接続して成ることを特徴としている。[Structure of the Invention] (Means for Solving the Problems) The double-sided electronic circuit unit of the present invention includes semiconductor chips having the same function on the front and back surfaces of a wiring board on which wiring patterns are formed on both sides. At the same time, in an electronic circuit unit formed by electrically connecting the same terminals of the semiconductor chips, a pair of semiconductor chips that are mirror-symmetrical to each other are mounted directly below the front surface and the back surface of the wiring board, respectively. , and these semiconductor chips are electrically connected to each other through through holes provided in the wiring board.
（作用）
本発明の両面実装電子回路ユニットにおいては、配線基
板の表面側とその直下の裏面側の位置に、互いにミラー
対称の一対の半導体チップがそれぞれ搭載されているの
で、これらの同一の信号用端子を、配線基板上の半導体
チップ搭載位置の近傍に設けられた一つのスルーホール
を介してそれぞれ電気的に接続することが可能となる。(Function) In the double-sided electronic circuit unit of the present invention, a pair of semiconductor chips that are mirror-symmetrical to each other are mounted on the front side of the wiring board and on the back side directly below it, so that these same signals It becomes possible to electrically connect the terminals to each other through one through hole provided in the vicinity of the semiconductor chip mounting position on the wiring board.
そのため余分な配線パターンを必要とせず、最小数のス
ルーホールで半導体チップの実装を行うことができ、実
装密度の高い電子回路ユニットが得られる。Therefore, a semiconductor chip can be mounted with a minimum number of through holes without requiring an extra wiring pattern, and an electronic circuit unit with high packaging density can be obtained.
（実施例） 以下本発明の実施例を図面に基づいて説明する。(Example) Embodiments of the present invention will be described below based on the drawings.
第１図は本発明の両面実装電子回路ユニットの一実施例
を示す一部断面図である。FIG. 1 is a partial sectional view showing an embodiment of a double-sided mounting electronic circuit unit of the present invention.
図において符号８は表裏両面および内部にそれぞれ配線
パターン１４．１４′が形成された配線基板を示し、こ
の配線基板８の表面側とその裏面側の直下の位置には、
メモリＩＣチップ１０およびこれと同一の機能を有しか
つ端子配列がミラー対称のメモリＩＣチップ１０′が、
それぞれ次のようにして実装されている。In the figure, reference numeral 8 denotes a wiring board on which wiring patterns 14 and 14' are formed on both the front and back surfaces and inside the wiring board 8. At the positions immediately below the front side and the back side of this wiring board 8,
A memory IC chip 10 and a memory IC chip 10' having the same function and having a mirror-symmetrical terminal arrangement,
Each is implemented as follows.
すなわち、配線基板８の表面の所定の位置には、メモリ
ＩＣチップ１０がグイボンドされ、このＩＣチップ１０
がボンディングワイヤ１１により、その周囲の配線基板
８上に配設されたアウタリードポンディングパッド９に
接続されている。また、配線基板８の裏面の前記メモリ
ＩＣチップ１０のグイボンド位置の直下には、表面側メ
モリＩＣチップとミラー対称のメモリＩＣチップ１０’
がグイボンドされ、ボンディングワイヤ１１′によって
裏面側のアウターリードポンディングパッド９′に電気
的に接続されている。そして、表面側のアウターリード
ポンディングパッド９と対応する裏面側のアウターリー
ドポンディングパッド９′は、これらを貫通して配線基
板８に設けられたスルーホール１２によってそれぞれ電
気的に接続されている。That is, a memory IC chip 10 is bonded to a predetermined position on the surface of the wiring board 8, and this IC chip 10
is connected by a bonding wire 11 to an outer lead bonding pad 9 disposed on a wiring board 8 around it. Further, directly below the Guibond position of the memory IC chip 10 on the back surface of the wiring board 8, a memory IC chip 10' that is mirror-symmetrical with the memory IC chip on the front surface side is provided.
is electrically connected to the outer lead bonding pad 9' on the back surface side by a bonding wire 11'. The outer lead bonding pad 9 on the front side and the corresponding outer lead bonding pad 9' on the back side are electrically connected to each other by a through hole 12 provided in the wiring board 8 passing through them. .
さらに、このようにメモリＩＣチップ１０．１０′が搭
載された配線基板８の両面の周辺部には、それぞれ枠体
１３が立設されている。そして枠体１３の内部には絶縁
性樹脂１４が注入されており、メモリＩＣチップ１０．
１０′はこの樹脂により気密に封止されている。Further, frames 13 are erected at the periphery of both sides of the wiring board 8 on which the memory IC chips 10 and 10' are mounted. An insulating resin 14 is injected into the frame 13, and the memory IC chip 10.
10' is hermetically sealed with this resin.
このように構成された実施例の両面実装電子回路ユニッ
トにおいては、配線基板８の表裏、両面にそれぞれ搭載
された同一機能を有するメモリＩＣチップ１０．１０′
の各信号用端子が、それぞれが接続されたアウターリー
ドポンディングパッド９．９′を貫通して設けられた一
つのスルーホール１２を介して完全に接続されているの
で、配線パターン１４．１４′を簡略化しスルーホール
１２の数を最小にすることができる。従って実装領域を
広くとることができ、メモリＩＣチップ１０．１０′を
高密度に実装することができる。In the double-sided mounting electronic circuit unit of the embodiment configured as described above, memory IC chips 10 and 10' having the same function are mounted on the front and back sides of the wiring board 8, respectively.
The respective signal terminals of the wiring patterns 14, 14' are completely connected through one through hole 12 provided through the outer lead bonding pads 9, 9' to which they are connected. can be simplified and the number of through holes 12 can be minimized. Therefore, the mounting area can be widened, and the memory IC chips 10, 10' can be mounted with high density.
［発明の効果］
以上の説明から明らかなように、本発明の両面実装電子
回路ユニットにおいては、配線パターンを簡素化し、ス
ルーホールの数を減少させることができる。さらにこれ
によって半導体チップを高密度に実装することが可能と
なる。[Effects of the Invention] As is clear from the above description, in the double-sided electronic circuit unit of the present invention, the wiring pattern can be simplified and the number of through holes can be reduced. Furthermore, this makes it possible to package semiconductor chips with high density.
第１図は本発明の両面実装電子回路ユニットの一実施例
を示す一部断面図、第２図は従来の両面実装電子回路ユ
ニットの一部断面図である。
１．１’、１４．１４′
・・・・・・・・・配線パターン
２．８・・・・・・・・・・・・・・・・・・配線基板
３．３′・・・・・・・・・・・・・・・半導体チップ
４．１２・・・・・・・・・・・・・・・スルーホール
５ ・・・・・・・・・・・・・・・絶縁性樹脂６
．１１．１１′・・・ボンディングワイヤ９．９′・・
・・・・・・・・・・・・・アウターリードポンディン
グパッド
１０・・・・・・・・・・・・・・・・・・・・・・・
・メモリＩＣチップ１０’・・・・・・・・・・・・・
・・・・・・・・端子配列がミラー対称のメモリＩＣチ
ップ
出願人 株式会社 東芝
代理人 弁理士 須 山 佐 −
第１図
第２図
両面実装電子回路ユニット路 （３、
補正をする者
事件との関係・特許出願人
（３０７）株式会社 東芝
４、代理人 〒１０１
東京都千代田区神田多町２丁目１番地
５、補正の対象
Δ？へ
明細書全文及び゛口面
明細書
１、発明の名称
両面実装電子回路ユニット
２、特許請求の範囲
（１）両面に配線パターンが形成された配線基板の表面
および裏面に、それぞれ同一のａ能を有する半導体チッ
プを搭載するとともに、前記半導体チップの同一端子を
それぞれ電気的に接続してなる電子回路ユニットにおい
て、配線基板の表面とその裏面側の直下の位置に、互い
にミラー対称の一対の半導体チップをそれぞれ搭載し、
かつこれらの半導体チップを前記配線基板に設けたスル
ーホールを介してそれぞれ電気的に接続して睨ることを
特徴とする両面実装電子回路ユニット。
（２）半導体チップはメモリ素子である特許請求の範囲
第１項記載の両面実装電子回路ユニット。
３、発明の詳細な説明
［発明の目的コ
（産業上の利用分野）
本発明は、両面実装ＣＯＢ （チップオンボード）タイ
プの電子回路ユニットに関する。
（従来の技術）
従来から両面実装型の電子回路ユニットの一つとして、
第２図に示すように、表裏両面および内部にそれぞれ配
線パターン１．１′を有する配線基板２の両面に、それ
ぞれメモリチップのような同じ機能を有する複数の半導
体チッ１３．３′を実装し、これらの半導体チップ３．
３′をスルーホール４を介してそれぞれ配線パターン１
．１′に電気的に接続するとともに、これら全体を絶縁
性樹脂５で封止した渭造の電子回路ユニットが使用され
ている。なお、符号６は、金線、アルミ線のようなボン
ディングワイヤ、まな７は枠体を示す。
（発明が解決しようとする問題点）
しかしながらこのような電子回路ユニットにおいては、
配線基板２の表面側とその直下の裏面側にそれぞれ搭載
された半導体チップ３．３′のマスクが同一であり各信
号用端子の配置の仕方が同じであるため、これらの半導
体チップ３．３′の各端子を一つのスルーホール４によ
り電気的に接続することができない、従って複雑な配線
パターン１．１′を必要としたり、多くのスルーホール
が必要となって、半導体チップ３の実装密度が低くなっ
てしまうという問題があった。
本発明はこのような問題を解決するためになされたもの
で、配線パターンを簡素化し、スルーホールの数を少な
くすることができ、これによってチップ部品の高密度実
装を可能とした両面実装電子回路ユニットを提供するこ
とを目的とする。
［発明の構成］
（問題点を解決するための手段）
本発明の両面実装電子回路ユニットは、両面に配線パタ
ーンが形成された配線基板の表面および裏面に、それぞ
れ同一の機能を有する半導体チップを搭載するとともに
、前記半導体チップの同一端子をそれぞれ電気的に接続
してなる電子回路ユニットにおいて、配線基板の表面と
その裏面側の直下の位置に、互いにミラー対称の一対の
半導体チップをそれぞれ搭載し、かつこれらの半導体チ
ップを前記配線基板に設けたスルーホールを介してそれ
ぞれ電気的に接続して成ることを特徴としている。
（作用）
本発明の両面実装電子回路ユニットにおいては、配線基
板の表面側とその直下の裏面側の位置に、互いにミラー
対称の一対の半導体チップがそれぞれ搭載されているの
で、これらの同一の信号用端子を、配線基板上の半導体
チップ搭載位置の近傍に設けられた一つのスルーホール
を介してそれぞれ電気的に接続することが可能となる。
そのため余分な配線パターンを必要とせず、最小数のス
ルーホールで半導体チップの実装を行うことができ、実
装密度の高い電子回路ユニットが得られる。
（実施例）
以下本発明の実施例を図面に基づいて説明する。
第１図は本発明の両面実装電子回路ユニットの一実施例
を示す一部断面図である。
図において符号８は表裏両面および内部にそれぞれ配線
パターン１４．１４′が形成された配線基板を示し、こ
の配線基板８の表面側とその裏面側の直下の位置には、
メモリＩＣチップ１０およびこれと同一のａ能を有しか
つ端子配列がミラー対称のメモリＩＣチップ１０′が、
それぞれ次のようにして実装されている。
すなわち、配線基板８の表面の所定の位置には、メモリ
ＩＣチップ１０がグイボンドされ、このＩＣチップ１０
がボンディングワイヤ１１により、その周囲の配線基板
８上に配設されたアウタリードポンディングパッド９に
接続されている。また、配線基板８の裏面の前記メモリ
ＩＣチップ１０のグイポンド位置の直下には、表面側メ
モリＩＣチップとミラー対称のメモリＩＣチップ１０′
がグイボンドされ、ボンディングワイヤ１１′によって
裏面側のアウターリードポンディングパッド９′に電気
的に接続されている。そして、表面側のアウターリード
ポンディングパッド９と対応する裏面側のアウターリー
ドポンディングパッド９′は、これらを貫通して配線基
板８に設けられたスルーホール１２によってそれぞれ電
気的に接続されている。
さらに、このようにメモリＩＣチップ１０．１０′が搭
載された配線基板８の両面の周辺部には、それぞれ枠体
１３が立設されている。そして枠体１３の内部には絶縁
性樹脂１４が注入されており、メモリＩＣチップ１０．
１０′はこの樹脂により気密に封止されている。
このように構成された実施例の両面実装電子回路ユニッ
トにおいては、配線基板８の表裏、両面にそれぞれ搭載
された同一機能を有するメモリＩＣチップ１０．１０′
の各信号用端子が、それぞれが接続されたアウターリー
ドポンディングパッド９．９′を貫通して設けられた一
つのスルーホール１２を介して完全に接続されているの
で、配線パターン１４．１４′を簡略化しスルーホール
１２の数を最小にすることができる。従って実装領域を
広くとることができ、メモリＩＣチップ１０．１０′を
高密度に実装することができる。
［発明の効果コ
以上の説明から明らかなように、本発明の両面実装電子
回路ユニットにおいては、配線パターンを簡素化し、ス
ルーホールの数を減少させることができる。さらにこれ
によって半導体チップを高密度に実装することが可能と
なる。
４、図面の簡単な説明
第１図は本発明の両面実装電子回路ユニットの一実施例
を示す一部断面図、第２図は従来の両面実装電子回路ユ
ニットの一部断面図である。
１．１’、１４．１４′
・・・・・・・・・配線パターン
２．８・・・・・・・・・・・・・・・・・・配線基板
３．３′・・・・・・・・・・・・・・・半導体チップ
４．１２・・・・・・・・・・・・・・・スルーホール
５ ・・・・・・・・・・・・・・・絶縁性樹脂６
．１１．１１′・・・ボンディングワイヤ９．９′・・
・・・・・・・・・・・・・アウターリードポンディン
グパッド
１０・・・・・・・・・・・・・・・・・・・・・・・
・メモリＩＣチップ１０’・・・・・・・・・・・・・
・・・・・・・・端子配列がミラー対称のメモリＩＣチ
ップFIG. 1 is a partial cross-sectional view showing an embodiment of a double-sided electronic circuit unit of the present invention, and FIG. 2 is a partial cross-sectional view of a conventional double-sided electronic circuit unit. 1.1', 14.14'...Wiring pattern 2.8...Wiring board 3.3'...・・・・・・・・・・・・Semiconductor chip 4.12・・・・・・・・・・・・Through hole 5 ・・・・・・・・・・・・・・・Insulating resin 6
．． 11.11'...Bonding wire 9.9'...
・・・・・・・・・・・・Outer lead pounding pad 10・・・・・・・・・・・・・・・・・・・・・・・・
・Memory IC chip 10'・・・・・・・・・・・・・・・
・・・・・・・・・Memory IC chip with mirror-symmetrical terminal arrangement Applicant Toshiba Corporation Patent attorney Satoshi Suyama - Figure 1 Figure 2 Double-sided mounting electronic circuit unit path (3,
Person making an amendment Relationship to the case Patent applicant (307) Toshiba Corporation 4, Agent 2-1-5 Kanda Tamachi, Chiyoda-ku, Tokyo 101, Target of amendment Δ? Full text of the specification and oral specification 1, title of the invention, double-sided mounting electronic circuit unit 2, claims (1) The same a function is provided on the front and back sides of a wiring board on which wiring patterns are formed on both sides. In an electronic circuit unit in which the same terminals of the semiconductor chips are mounted and the same terminals of the semiconductor chips are electrically connected, a pair of semiconductors that are mirror-symmetrical to each other are installed directly below the front surface and the back surface of the wiring board. Equipped with a chip,
A double-sided mounting electronic circuit unit characterized in that these semiconductor chips are electrically connected to each other through through holes provided in the wiring board. (2) The double-sided mounting electronic circuit unit according to claim 1, wherein the semiconductor chip is a memory element. 3. Detailed Description of the Invention [Purpose of the Invention (Field of Industrial Application) The present invention relates to a double-sided mounting COB (chip on board) type electronic circuit unit. (Conventional technology) Conventionally, as one of the double-sided mounting type electronic circuit units,
As shown in FIG. 2, a plurality of semiconductor chips 13, 3' each having the same function, such as a memory chip, are mounted on both sides of a wiring board 2, which has wiring patterns 1, 1' on both sides and inside. , these semiconductor chips 3.
3' through the through hole 4 to the wiring pattern 1.
．． An electronic circuit unit made by Keizo is used, which is electrically connected to 1' and is entirely sealed with insulating resin 5. Note that the reference numeral 6 indicates a bonding wire such as a gold wire or an aluminum wire, and the pin 7 indicates a frame. (Problem to be solved by the invention) However, in such an electronic circuit unit,
The masks of the semiconductor chips 3.3' mounted on the front side of the wiring board 2 and the back side directly below them are the same, and the arrangement of the respective signal terminals is the same, so these semiconductor chips 3.3' It is not possible to electrically connect each terminal of ' with a single through hole 4. Therefore, a complicated wiring pattern 1.1' is required, or many through holes are required, which reduces the packaging density of the semiconductor chip 3. There was a problem that the value became low. The present invention was made to solve these problems, and it provides a double-sided mounting electronic circuit that simplifies the wiring pattern and reduces the number of through holes, thereby enabling high-density mounting of chip components. The purpose is to provide units. [Structure of the Invention] (Means for Solving the Problems) The double-sided electronic circuit unit of the present invention includes semiconductor chips having the same function on the front and back surfaces of a wiring board on which wiring patterns are formed on both sides. At the same time, in an electronic circuit unit formed by electrically connecting the same terminals of the semiconductor chips, a pair of semiconductor chips that are mirror-symmetrical to each other are mounted directly below the front surface and the back surface of the wiring board, respectively. , and these semiconductor chips are electrically connected to each other through through holes provided in the wiring board. (Function) In the double-sided electronic circuit unit of the present invention, a pair of semiconductor chips that are mirror-symmetrical to each other are mounted on the front side of the wiring board and on the back side directly below it, so that these same signals It becomes possible to electrically connect the terminals to each other through one through hole provided in the vicinity of the semiconductor chip mounting position on the wiring board. Therefore, a semiconductor chip can be mounted with a minimum number of through holes without requiring an extra wiring pattern, and an electronic circuit unit with high packaging density can be obtained. (Example) Examples of the present invention will be described below based on the drawings. FIG. 1 is a partial sectional view showing an embodiment of a double-sided mounting electronic circuit unit of the present invention. In the figure, reference numeral 8 denotes a wiring board on which wiring patterns 14 and 14' are formed on both the front and back surfaces and inside the wiring board 8. At the positions immediately below the front side and the back side of this wiring board 8,
A memory IC chip 10 and a memory IC chip 10' having the same a function and having a mirror-symmetrical terminal arrangement,
Each is implemented as follows. That is, a memory IC chip 10 is bonded to a predetermined position on the surface of the wiring board 8, and this IC chip 10
is connected by a bonding wire 11 to an outer lead bonding pad 9 disposed on a wiring board 8 around it. Further, directly below the guide position of the memory IC chip 10 on the back side of the wiring board 8, there is a memory IC chip 10' that is mirror-symmetrical to the front side memory IC chip.
is electrically connected to the outer lead bonding pad 9' on the back surface side by a bonding wire 11'. The outer lead bonding pad 9 on the front side and the corresponding outer lead bonding pad 9' on the back side are electrically connected to each other by a through hole 12 provided in the wiring board 8 passing through them. . Further, frames 13 are erected at the periphery of both sides of the wiring board 8 on which the memory IC chips 10 and 10' are mounted. An insulating resin 14 is injected into the frame 13, and the memory IC chip 10.
10' is hermetically sealed with this resin. In the double-sided mounting electronic circuit unit of the embodiment configured as described above, memory IC chips 10 and 10' having the same function are mounted on the front and back sides of the wiring board 8, respectively.
The respective signal terminals of the wiring patterns 14, 14' are completely connected through one through hole 12 provided through the outer lead bonding pads 9, 9' to which they are connected. can be simplified and the number of through holes 12 can be minimized. Therefore, the mounting area can be widened, and the memory IC chips 10, 10' can be mounted with high density. [Effects of the Invention] As is clear from the above description, in the double-sided electronic circuit unit of the present invention, the wiring pattern can be simplified and the number of through holes can be reduced. Furthermore, this makes it possible to package semiconductor chips with high density. 4. Brief Description of the Drawings FIG. 1 is a partial cross-sectional view showing an embodiment of the double-sided electronic circuit unit of the present invention, and FIG. 2 is a partial cross-sectional view of a conventional double-sided electronic circuit unit. 1.1', 14.14'......Wiring pattern 2.8......Wiring board 3.3'...・・・・・・・・・・・・Semiconductor chip 4.12・・・・・・・・・・・・Through hole 5 ・・・・・・・・・・・・・・・Insulating resin 6
．． 11.11'...Bonding wire 9.9'...
・・・・・・・・・・・・Outer lead pounding pad 10・・・・・・・・・・・・・・・・・・・・・・・・
・Memory IC chip 10'・・・・・・・・・・・・・・・
・・・・・・Memory IC chip with mirror-symmetric terminal arrangement
Claims (2)
および裏面に、それぞれ同一の機能を有する半導体チッ
プを搭載するとともに、前記半導体チップの同一端子を
それぞれ電気的に接続してなる電子回路ユニットにおい
て、配線基板の表面とその裏面側の直下の位置に、互い
にミラー対称の一対の半導体チップをそれぞれ搭載し、
かつこれらの半導体チップを前記配線基板に設けたスル
ーホールを介してそれぞれ電気的に接続して成ることを
特徴とする両面実装電子回路ユニット。(1) An electronic circuit unit in which semiconductor chips having the same functions are mounted on the front and back surfaces of a wiring board with wiring patterns formed on both sides, and the same terminals of the semiconductor chips are electrically connected to each other. , a pair of semiconductor chips that are mirror-symmetrical to each other are mounted directly below the front surface and the back surface of the wiring board, respectively.
A double-sided electronic circuit unit characterized in that these semiconductor chips are electrically connected to each other through through holes provided in the wiring board.
第１項記載の両面実装電子回路ユニット。(2) The double-sided mounting electronic circuit unit according to claim 1, wherein the semiconductor chip is a memory element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61283701A JPS63136657A (en) | 1986-11-28 | 1986-11-28 | Both-side mounting electronic circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61283701A JPS63136657A (en) | 1986-11-28 | 1986-11-28 | Both-side mounting electronic circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63136657A true JPS63136657A (en) | 1988-06-08 |
Family
ID=17668958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61283701A Pending JPS63136657A (en) | 1986-11-28 | 1986-11-28 | Both-side mounting electronic circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63136657A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03141666A (en) * | 1989-10-26 | 1991-06-17 | Fujitsu Ltd | Hybrid integrated circuit |
| US5569963A (en) * | 1989-08-28 | 1996-10-29 | Lsi Logic Corporation | Preformed planar structures for semiconductor device assemblies |
| US5818108A (en) * | 1993-06-08 | 1998-10-06 | Alcatel N.V. | High-density, highly reliable integrated circuit assembly |
| JP2009238937A (en) * | 2008-03-26 | 2009-10-15 | New Japan Radio Co Ltd | Semiconductor device and manufacturing method therefor |
| JP2010044415A (en) * | 2009-11-13 | 2010-02-25 | Hitachi Plasma Display Ltd | Plasma display apparatus |
| US20110109332A1 (en) * | 2009-11-09 | 2011-05-12 | Murata Manufacturing Co., Ltd. | Electrical characteristic measuring substrate |
-
1986
- 1986-11-28 JP JP61283701A patent/JPS63136657A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5569963A (en) * | 1989-08-28 | 1996-10-29 | Lsi Logic Corporation | Preformed planar structures for semiconductor device assemblies |
| JPH03141666A (en) * | 1989-10-26 | 1991-06-17 | Fujitsu Ltd | Hybrid integrated circuit |
| US5818108A (en) * | 1993-06-08 | 1998-10-06 | Alcatel N.V. | High-density, highly reliable integrated circuit assembly |
| JP2009238937A (en) * | 2008-03-26 | 2009-10-15 | New Japan Radio Co Ltd | Semiconductor device and manufacturing method therefor |
| US20110109332A1 (en) * | 2009-11-09 | 2011-05-12 | Murata Manufacturing Co., Ltd. | Electrical characteristic measuring substrate |
| US8698514B2 (en) | 2009-11-09 | 2014-04-15 | Murata Manufacturing Co., Ltd. | Electrical characteristic measuring substrate |
| JP2010044415A (en) * | 2009-11-13 | 2010-02-25 | Hitachi Plasma Display Ltd | Plasma display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6159764A (en) | Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages | |
| US6724074B2 (en) | Stack semiconductor chip package and lead frame | |
| KR100608608B1 (en) | Semiconductor chip package with mixed bonding pad structure and manufacturing method thereof | |
| KR890001186A (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| JP2546195B2 (en) | Resin-sealed semiconductor device | |
| TW358230B (en) | Semiconductor package | |
| JP2568748B2 (en) | Semiconductor device | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| US20050040512A1 (en) | Circuit device | |
| JPH0730059A (en) | Multichip module | |
| JPS63136657A (en) | Both-side mounting electronic circuit device | |
| JPH0677392A (en) | Semiconductor device and manufacturing method thereof | |
| KR19980025890A (en) | Multi-chip package with lead frame | |
| JP3466354B2 (en) | Semiconductor device | |
| JP2522182B2 (en) | Semiconductor device | |
| KR0151898B1 (en) | Multichip package with center pad type chip using substrate | |
| JPH0645763A (en) | Printed wiring board | |
| KR100352115B1 (en) | Semiconductor package | |
| JPS6276753A (en) | Semiconductor device and manufacture thereof | |
| KR100206975B1 (en) | Semiconductor package | |
| JPH0629422A (en) | Hybrid integrated circuit device | |
| JPH0222886A (en) | Hybrid integrated circuit | |
| JPH04267361A (en) | Leadless chip carrier | |
| KR100567045B1 (en) | Semiconductor package | |
| KR950013049B1 (en) | Multi chip loc package |