JPH03257990A - 混成集積回路基板の実装方法 - Google Patents
混成集積回路基板の実装方法Info
- Publication number
- JPH03257990A JPH03257990A JP5761390A JP5761390A JPH03257990A JP H03257990 A JPH03257990 A JP H03257990A JP 5761390 A JP5761390 A JP 5761390A JP 5761390 A JP5761390 A JP 5761390A JP H03257990 A JPH03257990 A JP H03257990A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- circuit board
- auxiliary
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、混成集積回路を主混成集積回路基板と補助
混成集積回路基板とに機能分割して、該補助混成集積回
路基板を主混成集積回路基板に実装する混成集積回路基
板の実装方法に関し、さらに詳細には、混成集積回路の
実装密度を高めるとともに小型薄型化に形成することを
可能とする混成集積回路基板の実装方法に関するもので
ある。
混成集積回路基板とに機能分割して、該補助混成集積回
路基板を主混成集積回路基板に実装する混成集積回路基
板の実装方法に関し、さらに詳細には、混成集積回路の
実装密度を高めるとともに小型薄型化に形成することを
可能とする混成集積回路基板の実装方法に関するもので
ある。
（従来の技術）
電子機器の高機能化にともない混成集積回路に実装され
る電子部品が増大するとともに、高密度実装の要求に対
応するために、混成集積回路化される電子回路を複数の
機能ブロックに分割して、主混成集積回路基板と補助混
成集積回路基板として、該補助混成集積回路基板を主混
成集積回路基板に実装する混成集積回路基板の実装方法
が頻繁に行われている。
る電子部品が増大するとともに、高密度実装の要求に対
応するために、混成集積回路化される電子回路を複数の
機能ブロックに分割して、主混成集積回路基板と補助混
成集積回路基板として、該補助混成集積回路基板を主混
成集積回路基板に実装する混成集積回路基板の実装方法
が頻繁に行われている。
従来の補助混成集積回路基板を主混成集積回路基板に実
装する方法を、第三図を参照しながら説明する。
装する方法を、第三図を参照しながら説明する。
アルミナ等の材質を有する主混成集積回路基板１の上面
には、受動及び能動素子等の第一の電子部品が実装され
ている。
には、受動及び能動素子等の第一の電子部品が実装され
ている。
また、主混成集積回路基板ｌには、同一のピッチを有し
てスルーホール等の貫通孔５が貫通形成されている。
てスルーホール等の貫通孔５が貫通形成されている。
貫通孔５の下面には、該貫通孔５を囲繞するように第一
の電極ランド６が形成されている。
の電極ランド６が形成されている。
一方、同じくアルミナ等の材質を有する補助混成集積回
路基板２の主面には、第二の電子部品４が実装されてい
る。
路基板２の主面には、第二の電子部品４が実装されてい
る。
さらに、補助混成集積回路基板２の主面であって下方辺
縁部には、前記貫通孔５と同一のピッチを有して第二の
電極ランド９が形成されるとともに、該第二の電極ラン
ド９より導体パターン１１が導出形成されている。
縁部には、前記貫通孔５と同一のピッチを有して第二の
電極ランド９が形成されるとともに、該第二の電極ラン
ド９より導体パターン１１が導出形成されている。
第二の電極ランド９には、例えばＹ型であって幅広部８
ａを有するフレームリード８が装着されて、第二の半田
１０により半田固定されている。
ａを有するフレームリード８が装着されて、第二の半田
１０により半田固定されている。
フレームリード８が半田搭載された補助混成集積回路基
板２は、主混成集積回路基板１に貫通形成された貫通孔
５にフレームリード８の幅広部８ａが該貫通孔５に当接
するまで挿通されて搭載される。
板２は、主混成集積回路基板１に貫通形成された貫通孔
５にフレームリード８の幅広部８ａが該貫通孔５に当接
するまで挿通されて搭載される。
しかる後、フレームリード８と第一の電極ランド６とが
、第一の半田７により半田付され、フレームリード８の
不要部が切断除去されて、主混成集積回路基板ｌに補助
混成集積回路基板２が実装されている。
、第一の半田７により半田付され、フレームリード８の
不要部が切断除去されて、主混成集積回路基板ｌに補助
混成集積回路基板２が実装されている。
上記のようにして、シングルインライン型の補助混成集
積回路基板２が主混成集積回路基板ｌに実装された混成
集積回路１５が形成されている。
積回路基板２が主混成集積回路基板ｌに実装された混成
集積回路１５が形成されている。
（発明が解決しようとする課題）
しかしながら、上記従来の混成集積回路の実装方法によ
れば、補助混成集積回路基板にフレームリードを半田搭
載して、該フレームリードを主混成集積回路基板に貫通
形成された貫通孔に挿通するとともに半田付して補助混
成集積回路基板を主混成集積回路基板に実装しているた
め、実装高さが、フレームリードが有する幅広部の高さ
だけ増加してしまい、混成集積回路の小型薄型化に対応
することができないという問題点があった。
れば、補助混成集積回路基板にフレームリードを半田搭
載して、該フレームリードを主混成集積回路基板に貫通
形成された貫通孔に挿通するとともに半田付して補助混
成集積回路基板を主混成集積回路基板に実装しているた
め、実装高さが、フレームリードが有する幅広部の高さ
だけ増加してしまい、混成集積回路の小型薄型化に対応
することができないという問題点があった。
また、補助混成集積回路基板の第二の電極ランドにフレ
ームリードを装着するとともに半田固定する必要がある
ため組立作業が複雑になり、しかもフレームリードの部
品コストを必要とするという問題点があった。
ームリードを装着するとともに半田固定する必要がある
ため組立作業が複雑になり、しかもフレームリードの部
品コストを必要とするという問題点があった。
さらに、主混成集積回路基板の貫通孔にフレームリード
を挿通して、フレームリードと第一の電極ランドとを半
田付する際に、フレームリードと第二の電極ランドとを
半田固定している第二の半田が、加熱されて溶融する恐
れがあるという問題点があった。
を挿通して、フレームリードと第一の電極ランドとを半
田付する際に、フレームリードと第二の電極ランドとを
半田固定している第二の半田が、加熱されて溶融する恐
れがあるという問題点があった。
本発明は、上記事情に鑑みてなされたものであり、補助
混成集積回路基板の実装高さを、該補助混成集積回路基
板の高さのみに限定するとともに、補助混成集積回路基
板を主混成集積回路基板に実装する際に、フレームリー
ドを不要として、組立実装を簡単容易ならしめ、しかも
部品コストの低減に寄与する混成集積回路の実装方法を
提供するものである。
混成集積回路基板の実装高さを、該補助混成集積回路基
板の高さのみに限定するとともに、補助混成集積回路基
板を主混成集積回路基板に実装する際に、フレームリー
ドを不要として、組立実装を簡単容易ならしめ、しかも
部品コストの低減に寄与する混成集積回路の実装方法を
提供するものである。
（課題を解決するための手段）
上記目的を達成するために、この発明は、電子部品が実
装された補助混成集積回路基板を主混成集積回路基板に
実装する混成集積回路基板の実装方法において、前記補
助混成集積回路基板の一方に少なくとも一つの突出部を
突出成型するとともに、該突出部が挿通される少なくと
も一つの挿通孔を主混成集積回路基板に貫通成型して、
該突出部を挿通孔に挿通して半田付を行うことにより、
前記補助混成集積回路基板を主混成集積回路基板に実装
するものである。
装された補助混成集積回路基板を主混成集積回路基板に
実装する混成集積回路基板の実装方法において、前記補
助混成集積回路基板の一方に少なくとも一つの突出部を
突出成型するとともに、該突出部が挿通される少なくと
も一つの挿通孔を主混成集積回路基板に貫通成型して、
該突出部を挿通孔に挿通して半田付を行うことにより、
前記補助混成集積回路基板を主混成集積回路基板に実装
するものである。
（作用）
本発明においては、電子部品が実装された補助混成集積
回路基板に少なくとも一つの突出部が成型加工されると
ともに、主混成集積回路基板に少なくとも一つの挿通孔
が成型加工されて、該突出部を挿通孔に挿通して、該突
出部に形成された突山部電極と挿通孔を囲繞するように
形成された挿通孔電極とを半田付することにより、補助
混成集積回路基板を主混成集積回路基板に実装すること
ができるため、フレームリードが不要であり、且つ実装
高さを補助混成集積回路基板高さに限定することができ
る。
回路基板に少なくとも一つの突出部が成型加工されると
ともに、主混成集積回路基板に少なくとも一つの挿通孔
が成型加工されて、該突出部を挿通孔に挿通して、該突
出部に形成された突山部電極と挿通孔を囲繞するように
形成された挿通孔電極とを半田付することにより、補助
混成集積回路基板を主混成集積回路基板に実装すること
ができるため、フレームリードが不要であり、且つ実装
高さを補助混成集積回路基板高さに限定することができ
る。
（実施例）
本発明の実施例を、図面に基いて詳細に説明する。
第一図は本発明に係わる混成集積回路の実装方法の実施
例を示す斜視図、第二図は本実施例における補助混成集
積回路基板を主混成集積回路基板に実装する状態を示す
斜視図が示されている。
例を示す斜視図、第二図は本実施例における補助混成集
積回路基板を主混成集積回路基板に実装する状態を示す
斜視図が示されている。
第二図に示すように、アルミナ等の材質を有する主混成
集積回路基板２１には、同一のピッチを有して挿通孔２
５が貫通成型されている。
集積回路基板２１には、同一のピッチを有して挿通孔２
５が貫通成型されている。
挿通孔２５の上下外周辺部には、各々第一の表電極ラン
ド３３と第一の裏電極ランド２６とが形成されている。
ド３３と第一の裏電極ランド２６とが形成されている。
また、主混成集積回路基板２１には、第一の表電極ラン
ド３３と交互して第一の表電極ランド３６が形成されて
いる。
ド３３と交互して第一の表電極ランド３６が形成されて
いる。
第一の表電極ランド３３と第一の裏電極ランド２６と第
一の表電極ランド３６とからは、各々第一の表扉体パタ
ーン３５と第一の表扉体パターン２８とが導出形成され
ている。
一の表電極ランド３６とからは、各々第一の表扉体パタ
ーン３５と第一の表扉体パターン２８とが導出形成され
ている。
第一の表扉体パターン３５は、図示しない電子部品搭載
ランドに接続されるととちに、該部品搭載ランドには、
受動及び能動素子等の第一の電子部品２３が実装されて
いる。
ランドに接続されるととちに、該部品搭載ランドには、
受動及び能動素子等の第一の電子部品２３が実装されて
いる。
一方、同じくアルミナ等の材質を有する補助混成集積回
路基板２２は、前記挿通孔２５のピッチに対応して、主
混成集積回路基板２１の板厚より長尺なる突出部３０が
突出形成されている。
路基板２２は、前記挿通孔２５のピッチに対応して、主
混成集積回路基板２１の板厚より長尺なる突出部３０が
突出形成されている。
該突出部３０の表裏面には、第二の突出部電極ランド３
１が形成されている。
１が形成されている。
また、第二の突出部電極ランド３１と交互して、前記第
一の表電極ランド３６のピッチに対応して第二の電極ラ
ンド３２が形成されている。
一の表電極ランド３６のピッチに対応して第二の電極ラ
ンド３２が形成されている。
第二の突出部電極ランド３１及び第二の電極ランド３２
からは、第二の導体パターン２９が導出されるとともに
、図示しない部品搭載ランドに接続されている。
からは、第二の導体パターン２９が導出されるとともに
、図示しない部品搭載ランドに接続されている。
該部品搭載ランドには、受動及び能動素子等の第二の電
子部品２４が実装されている。
子部品２４が実装されている。
前記補助混成集積回路基板２２は、図の矢印の向きに突
出部３０が挿通孔２５に、補助混成集積回路基板２２の
底面が主混成集積回路基板２１の上面に当接するように
挿通されることにより、主混成集積回路基板２１に搭載
される。
出部３０が挿通孔２５に、補助混成集積回路基板２２の
底面が主混成集積回路基板２１の上面に当接するように
挿通されることにより、主混成集積回路基板２１に搭載
される。
しかる後、第一図に示すように、主混成集積回路基板２
１の裏面に突出した突出部３０の先端部に形成されてい
る第二の突出部電極ランド３１と第一の裏電極ランド２
６とが第一の裏半田２７により半田付される。
１の裏面に突出した突出部３０の先端部に形成されてい
る第二の突出部電極ランド３１と第一の裏電極ランド２
６とが第一の裏半田２７により半田付される。
また、補助混成集積回路基板２２の第二の電極ランド３
２は、主混成集積回路基板２１上面に形成されている第
一の表電極ランド３６に第一の表半田３４により半田付
される。
２は、主混成集積回路基板２１上面に形成されている第
一の表電極ランド３６に第一の表半田３４により半田付
される。
上記のようにして、シングルインライン型の補助混成集
積回路基板２２が主混成集積回路基板２１に実装されて
、電気的に接続された混成集積回路４０が形成されてい
る。
積回路基板２２が主混成集積回路基板２１に実装されて
、電気的に接続された混成集積回路４０が形成されてい
る。
本実施例における混成集積回路の実装方法によれば、補
助混成集積回路基板２２を主混成集積回路基板２１に実
装する際に、フレームリードを使用する必要がなくなる
とともに、実装高さを補助混成集積回路基板２２の高さ
に限定することができる。
助混成集積回路基板２２を主混成集積回路基板２１に実
装する際に、フレームリードを使用する必要がなくなる
とともに、実装高さを補助混成集積回路基板２２の高さ
に限定することができる。
なお、主混成集積回路基板２１に貫通成型された挿通孔
２５は、内壁面に導体を形成したスールーホールとする
必要はなく、突出部３０に形成された第二の突出部電極
ランド３１を、主混成集積回路基板２１の上下面に形成
された第一の表電極ランド３３と第一の裏電極ランド２
６とに半田付することにより、主混成集積回路基板２１
の上下面を電気的に接続することができる。
２５は、内壁面に導体を形成したスールーホールとする
必要はなく、突出部３０に形成された第二の突出部電極
ランド３１を、主混成集積回路基板２１の上下面に形成
された第一の表電極ランド３３と第一の裏電極ランド２
６とに半田付することにより、主混成集積回路基板２１
の上下面を電気的に接続することができる。
（発明の効果）
本発明に係わる混成集積回路の実装方法は、上記のよう
に構成されているため、以下に記載するような効果を有
する。
に構成されているため、以下に記載するような効果を有
する。
（Ａ）補助混成集積回路基板に突出部を突出成型すると
ともに、主混成集積回路基板に挿通孔を貫通成型して、
該突出部を挿通孔に挿通し、半田固定することにより補
助混成集積回路基板が主混成集積回路基板に実装されて
いるため、フレームリードが不要となり、該フレームリ
ードに要していた部品コストを削除することができると
いう優れた効果を有する。
ともに、主混成集積回路基板に挿通孔を貫通成型して、
該突出部を挿通孔に挿通し、半田固定することにより補
助混成集積回路基板が主混成集積回路基板に実装されて
いるため、フレームリードが不要となり、該フレームリ
ードに要していた部品コストを削除することができると
いう優れた効果を有する。
（Ｂ）また、補助混成集積回路基板にフレームリードを
装着するとともに半田固定する必要がなくなるため、混
成集積回路の組立作業を簡単容易ならしめ、従って組立
作業に要する組立費用を削減することができるという優
れた効果を有する。
装着するとともに半田固定する必要がなくなるため、混
成集積回路の組立作業を簡単容易ならしめ、従って組立
作業に要する組立費用を削減することができるという優
れた効果を有する。
（Ｃ）さらに、補助混成集積回路基板を主混成集積回路
基板に実装する際に、補助混成集積回路基板の底面を主
混成集積回路基板の主面に当接して実装することができ
るため、混成集積回路の部品高さを補助混成集積回路基
板の高さに限定することができ、混成集積回路を小型薄
型化に形成することができるという優れた効果を有する
。
基板に実装する際に、補助混成集積回路基板の底面を主
混成集積回路基板の主面に当接して実装することができ
るため、混成集積回路の部品高さを補助混成集積回路基
板の高さに限定することができ、混成集積回路を小型薄
型化に形成することができるという優れた効果を有する
。
第一図は本発明に係わる混成集積回路の実装方法の実施
例を示す斜視図、 第二図は本実施例における補助混成集積回路基板を主混
成集積回路基板に実装する状態を示す斜視図、 第三図は従来の混成集積回路の実装状態を示す側面図で
ある。 ２１ ・ ２２ ・ ２５ ・ ３０ ・ ３１ ・ ３２ ・ 主混成集積回路基板、 補助混成集積回路基板、 挿通孔、 突出部、 第二の突出部電極ランド、 第二の電極ランド、 ４０・・・混成集積回路。 第 ］ＩＮ
例を示す斜視図、 第二図は本実施例における補助混成集積回路基板を主混
成集積回路基板に実装する状態を示す斜視図、 第三図は従来の混成集積回路の実装状態を示す側面図で
ある。 ２１ ・ ２２ ・ ２５ ・ ３０ ・ ３１ ・ ３２ ・ 主混成集積回路基板、 補助混成集積回路基板、 挿通孔、 突出部、 第二の突出部電極ランド、 第二の電極ランド、 ４０・・・混成集積回路。 第 ］ＩＮ
Claims (1)
- （１）電子部品が実装された補助混成集積回路基板を主
混成集積回路基板に実装する混成集積回路基板の実装方
法において、前記補助混成集積回路基板の一方に少なく
とも一つの突出部を突出成型するとともに、該突出部が
挿通される少なくとも一つの挿通孔を主混成集積回路基
板に貫通成型して、該突出部を挿通孔に挿通して半田付
を行うことにより、前記補助混成集積回路基板を主混成
集積回路基板に実装することを特徴とする混成集積回路
基板の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5761390A JPH03257990A (ja) | 1990-03-08 | 1990-03-08 | 混成集積回路基板の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5761390A JPH03257990A (ja) | 1990-03-08 | 1990-03-08 | 混成集積回路基板の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03257990A true JPH03257990A (ja) | 1991-11-18 |
Family
ID=13060720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5761390A Pending JPH03257990A (ja) | 1990-03-08 | 1990-03-08 | 混成集積回路基板の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03257990A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387816A (en) * | 1992-04-11 | 1995-02-07 | Nippondenso Co., Ltd. | Hybrid integrated circuit device |
| US5747858A (en) * | 1996-09-30 | 1998-05-05 | Motorola, Inc. | Electronic component having an interconnect substrate adjacent to a side surface of a device substrate |
| US5860210A (en) * | 1996-09-30 | 1999-01-19 | Motorola, Inc. | Method of manufacturing an electronic component |
| US8545199B2 (en) | 2005-07-29 | 2013-10-01 | Miba Sinter Holding Gmbh & Co Kg | Regulatable vane-cell pump with a sealing web curving in an arc |
-
1990
- 1990-03-08 JP JP5761390A patent/JPH03257990A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387816A (en) * | 1992-04-11 | 1995-02-07 | Nippondenso Co., Ltd. | Hybrid integrated circuit device |
| US5747858A (en) * | 1996-09-30 | 1998-05-05 | Motorola, Inc. | Electronic component having an interconnect substrate adjacent to a side surface of a device substrate |
| US5860210A (en) * | 1996-09-30 | 1999-01-19 | Motorola, Inc. | Method of manufacturing an electronic component |
| US8545199B2 (en) | 2005-07-29 | 2013-10-01 | Miba Sinter Holding Gmbh & Co Kg | Regulatable vane-cell pump with a sealing web curving in an arc |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03257990A (ja) | 混成集積回路基板の実装方法 | |
| JPH05226803A (ja) | 実装回路基板 | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JP3933852B2 (ja) | シールド装置 | |
| JP2527784Y2 (ja) | プリント配線基板用シールドケースのリード形状 | |
| JP2501678Y2 (ja) | 回路基板装置 | |
| JP2636332B2 (ja) | プリント基板 | |
| JP2536911Y2 (ja) | 半導体基板の部品装着構造 | |
| KR0138467Y1 (ko) | 회로기판 표면실장용 전자부품의 구조 | |
| JPH05145212A (ja) | 電気部品の実装構造 | |
| JPH03225890A (ja) | 印刷配線基板 | |
| JPH0287694A (ja) | 電子部品の実装構造および実装方法 | |
| JPH0710516Y2 (ja) | 混成集積回路基板モジュール | |
| JPH05243459A (ja) | ハイブリツドｉｃ | |
| JPS6020300Y2 (ja) | 印刷配線基板 | |
| JPH0745977Y2 (ja) | 基板接続構造 | |
| JPH02214195A (ja) | 電子部品の実装方法 | |
| JPH11330662A (ja) | プリント基板装置 | |
| JPH0685140A (ja) | 半導体装置 | |
| JPH0432291A (ja) | 電子回路基板の実装方法 | |
| JPH03214791A (ja) | 電子機器 | |
| JPH03290987A (ja) | ディスクリート部品用台座 | |
| JPH09219487A (ja) | 電子部品のリード端子の半田ブリッジ防止方法 | |
| JP2003110215A (ja) | 回路基板への電気部品の取付構造 | |
| JPH05218612A (ja) | プリント配線基板組立体 |