JPH03241403A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH03241403A JPH03241403A JP2037293A JP3729390A JPH03241403A JP H03241403 A JPH03241403 A JP H03241403A JP 2037293 A JP2037293 A JP 2037293A JP 3729390 A JP3729390 A JP 3729390A JP H03241403 A JPH03241403 A JP H03241403A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- clock
- equipment
- control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野Ｊ
本発明は電子機器、特に基本動作クロックに基づいて装
置の動作を制御する制御手段を有し、前記基本動作クロ
ックの速度を所定の制御状況に応じて可変制御する電子
機器に間するものである。
置の動作を制御する制御手段を有し、前記基本動作クロ
ックの速度を所定の制御状況に応じて可変制御する電子
機器に間するものである。
［従来の技術］
従来より各種電子機器の制御手段として、マイクロプロ
セッサなどのように所定の動作クロックに基づいて装置
の制御を行なう回路を用いたものが知られている。この
種の装置の電源部および動作クロック発生部は、第４図
のように構成されている。
セッサなどのように所定の動作クロックに基づいて装置
の制御を行なう回路を用いたものが知られている。この
種の装置の電源部および動作クロック発生部は、第４図
のように構成されている。
第４図において符号ｌは電池などから成る電源で、この
電源によって装置の各部へ電源電圧が供給される。ＣＰ
Ｕ４はマイクロプロセッサなどから構成され、所定の動
作クロックに基づいて周辺回路６ｉ５よびメモリ５を制
御して装置全体の動作を司る。
電源によって装置の各部へ電源電圧が供給される。ＣＰ
Ｕ４はマイクロプロセッサなどから構成され、所定の動
作クロックに基づいて周辺回路６ｉ５よびメモリ５を制
御して装置全体の動作を司る。
ＣＰＵ４の動作クロックは水晶発振器２によって発生さ
れ、周波数可変回路３を介してＣＰＵ４に入力される。
れ、周波数可変回路３を介してＣＰＵ４に入力される。
周波数可変回路３は装置の動作モードなどに応じて自動
的に、あるいはスイッチ操作などに応じて、ＣＰＵ４の
動作速度を変化させるために使用される。
的に、あるいはスイッチ操作などに応じて、ＣＰＵ４の
動作速度を変化させるために使用される。
［発明が解決しようとする課題］
第４図の構成では、周波数可変回路３によってＣＰＵ４
の動作クロックを変化させた場合でも、特に電源ｌの電
源電圧は制御していない。すなわちＣＰＵ４の動作クロ
ックを低下させた場合でも、クロックが高速の場合と同
等の電源電圧を電子機器の各部に供給している。
の動作クロックを変化させた場合でも、特に電源ｌの電
源電圧は制御していない。すなわちＣＰＵ４の動作クロ
ックを低下させた場合でも、クロックが高速の場合と同
等の電源電圧を電子機器の各部に供給している。
ここでＣＰＵ４や周辺回路６がＣＭＯ３などの場合を考
えてみると、このような回路素子では動作クロックが遅
ければ低い電圧で６動作させることが可能であるが、第
４図のような従来構成ではクロックが低い場合でも高い
場合と同等の電源電圧が供給されるため、クロックを低
下させて消費電力を低減できるというＣＭＯ５の特性を
生かしきることができず、結果として不要な電力を消費
するという問題があった。
えてみると、このような回路素子では動作クロックが遅
ければ低い電圧で６動作させることが可能であるが、第
４図のような従来構成ではクロックが低い場合でも高い
場合と同等の電源電圧が供給されるため、クロックを低
下させて消費電力を低減できるというＣＭＯ５の特性を
生かしきることができず、結果として不要な電力を消費
するという問題があった。
本発明の課題は、以上の問題を解決し、制御回路のクロ
ック速度に応して装置の消費電力を低減できる電子機器
を提供することにある。
ック速度に応して装置の消費電力を低減できる電子機器
を提供することにある。
［課題を解決するための手段］
以上の課題を解決するために、本発明においては、基本
動作クロックに基づいて装置の動作を制御する制御手段
を有し、前記基本動作クロックの速度を所定の制御状況
に応じて可変制御する電子機器において、前記基本動作
クロックの速度に応して装置の構成回路に供給される電
源の出力を制御する制御手段を設けた構成を採用した。
動作クロックに基づいて装置の動作を制御する制御手段
を有し、前記基本動作クロックの速度を所定の制御状況
に応じて可変制御する電子機器において、前記基本動作
クロックの速度に応して装置の構成回路に供給される電
源の出力を制御する制御手段を設けた構成を採用した。
［作 用］
以上の構成によれば、クロック速度に応じて適切な電源
出力状態を設定できる。
出力状態を設定できる。
［実施例］
以下、図面に示す実施例に基づき、本発明の詳細な説明
する。第１図は第４図と同様に電子機器の電源系および
クロック制御系の構造を示している。第１図において第
４図と同一または相当する部材には、同一の符号を付し
である。
する。第１図は第４図と同様に電子機器の電源系および
クロック制御系の構造を示している。第１図において第
４図と同一または相当する部材には、同一の符号を付し
である。
第１図と第４図の相違は、電源部ｌから水晶発振器２以
降の装置各部に向かう電源ラインに符号７〜１２で示さ
れる各素子から成る電源電圧制御回路を設けた点にある
。その他の構成は、第４図と同しである。
降の装置各部に向かう電源ラインに符号７〜１２で示さ
れる各素子から成る電源電圧制御回路を設けた点にある
。その他の構成は、第４図と同しである。
第１図において符号８はトランジスタで、そのエミッタ
ーコレクタは電源ラインに直列に挿入され、シリーズレ
ギュレーションによって電流制御を行ない、結果として
装置各部に供給される電源電圧を所望の値に制御するた
めに用いられる。トランジスタ８の導通度の制御は、コ
ンパレータ７によって制御される。
ーコレクタは電源ラインに直列に挿入され、シリーズレ
ギュレーションによって電流制御を行ない、結果として
装置各部に供給される電源電圧を所望の値に制御するた
めに用いられる。トランジスタ８の導通度の制御は、コ
ンパレータ７によって制御される。
コンパレータ７の十入力端子には、電源ラインの電圧を
抵抗１２およびツェナーダイオード９で分圧した一定の
基準電圧が供給される。一方、その−入力端子には電源
ラインの電圧を抵抗１１ａとｌｌｂ、１１ｃまたはｌｌ
ｄの直列回路によって分圧した出力電源電圧に相当する
電圧値が入力されている。
抵抗１２およびツェナーダイオード９で分圧した一定の
基準電圧が供給される。一方、その−入力端子には電源
ラインの電圧を抵抗１１ａとｌｌｂ、１１ｃまたはｌｌ
ｄの直列回路によって分圧した出力電源電圧に相当する
電圧値が入力されている。
抵抗１１ｂ−１ｉｄのいずれを使用するかは、アナログ
スイッチあるいはリレーなどから構成したスイッチＩＯ
によって決定される。
スイッチあるいはリレーなどから構成したスイッチＩＯ
によって決定される。
スイッチＩＯはＣＰＵ４が周波数可変回路３を制御し、
可能なりロック速度のうちいずれのクロック速度を使用
するかに応じて切り換えられる。
可能なりロック速度のうちいずれのクロック速度を使用
するかに応じて切り換えられる。
なお、第１図において符号１３は、電源出力平滑用のコ
ンデンサである。
ンデンサである。
以上の構成において、ＣＰＵ４はキーボードその他の制
御系（周辺回路６などに含まれる）の制御、あるいはＣ
ＰＵ４自身が自動的□に選択するパワーセーブモードな
どの制御に応じて周波数可変回路３を制御し、所定の動
作クロックを選択する。
御系（周辺回路６などに含まれる）の制御、あるいはＣ
ＰＵ４自身が自動的□に選択するパワーセーブモードな
どの制御に応じて周波数可変回路３を制御し、所定の動
作クロックを選択する。
ＣＰＵ４のクロック制御に応じた電源電圧の制御特性は
、第２図のように設定する。すなわち、ＣＰＵの動作ク
ロックが高速な場合はど電源電圧を高くし、一方、クロ
ックが低速な場合はど電源電圧を低くすることによって
、特に低速なりロックを選択した場合に電源電圧を低下
させて消費電力を低く抑えることができる。
、第２図のように設定する。すなわち、ＣＰＵの動作ク
ロックが高速な場合はど電源電圧を高くし、一方、クロ
ックが低速な場合はど電源電圧を低くすることによって
、特に低速なりロックを選択した場合に電源電圧を低下
させて消費電力を低く抑えることができる。
装置各部の負荷が一定であるとすれば、電源電圧を低下
させることは供給する電流を小さくすることを意味する
。このような制御を行なうためには抵抗１１ｂ−１ｉｄ
の抵抗値を段階的に設定しておき、クロックが高いほど
抵抗１１ｂ〜ｌｉｄのうち抵抗値の小さいものが選択さ
れるように、また逆に言えばクロックが低いほど大きい
値の抵抗が選択されるように、周波数可変回路３の制御
に伴ってスイッチ１０を制御すればよい。
させることは供給する電流を小さくすることを意味する
。このような制御を行なうためには抵抗１１ｂ−１ｉｄ
の抵抗値を段階的に設定しておき、クロックが高いほど
抵抗１１ｂ〜ｌｉｄのうち抵抗値の小さいものが選択さ
れるように、また逆に言えばクロックが低いほど大きい
値の抵抗が選択されるように、周波数可変回路３の制御
に伴ってスイッチ１０を制御すればよい。
これによって、クロックが高いほどトランジスタ８のベ
ース電圧が高電圧に、またクロックが低いほどトランジ
スタ８のベース電圧が低く制御されるため、結果として
第２図のような制御特性を得ることができ、必要に応じ
てＣＰＵ４が動作クロックを低速に制御することによっ
て装置の消費電力を非常に低く抑えることができ、電源
部１が電池などから構成されている場合には、その消耗
を低減できる。
ース電圧が高電圧に、またクロックが低いほどトランジ
スタ８のベース電圧が低く制御されるため、結果として
第２図のような制御特性を得ることができ、必要に応じ
てＣＰＵ４が動作クロックを低速に制御することによっ
て装置の消費電力を非常に低く抑えることができ、電源
部１が電池などから構成されている場合には、その消耗
を低減できる。
第１図の構成において抵抗１１ｂ−１ｉｄは３個であり
、ＣＰＵ動作クロック（３段階に限らない）に応じて電
源電圧を３段階に制御する例を示しているが、抵抗１１
ｂ・・−の数はこれに限定されず、必要な消費電力制御
モードに応じて適当な数を設ければよい。
、ＣＰＵ動作クロック（３段階に限らない）に応じて電
源電圧を３段階に制御する例を示しているが、抵抗１１
ｂ・・−の数はこれに限定されず、必要な消費電力制御
モードに応じて適当な数を設ければよい。
第１図のような構成は分圧抵抗を切り換えることによっ
て行なっているので、構造は単純であり、特にクロック
周波数に応じた電源電圧の切換段数が少ない場合に安価
に実施できるという特徴がある。
て行なっているので、構造は単純であり、特にクロック
周波数に応じた電源電圧の切換段数が少ない場合に安価
に実施できるという特徴がある。
クロック周波数に応じた電源電圧の切換段数が多い場合
には、第３図に示すような構成を用いてもよい。第３図
では、コンパレータ７の一端子に対して電源電圧を抵抗
１１ｅ、１１ｆで分圧した測定値を印加し、代りにＤＡ
変換器１４を介してＣＰＵ４が手入力端子に入力される
基準電圧を制御することによって電源電圧の制御を行な
っている。
には、第３図に示すような構成を用いてもよい。第３図
では、コンパレータ７の一端子に対して電源電圧を抵抗
１１ｅ、１１ｆで分圧した測定値を印加し、代りにＤＡ
変換器１４を介してＣＰＵ４が手入力端子に入力される
基準電圧を制御することによって電源電圧の制御を行な
っている。
Ｄ／Ａ変換器１４が電源ラインの出力電圧を抵抗１２Ｊ
５よびツェナーダイオード１５で分圧した一定値の電圧
をＣＰＵ４から入力される制御値に応じた大きさの電圧
値に変換してコンパレータ７に入力する。この場合には
、ＣＰＵ４はクロック速度が速いほどコンパレータ７の
手入力端子の入力電圧が大きくなるようにＤ／Ａ変換器
１４を制御することによって、前述の実施例と同様の効
果を得ることができる。
５よびツェナーダイオード１５で分圧した一定値の電圧
をＣＰＵ４から入力される制御値に応じた大きさの電圧
値に変換してコンパレータ７に入力する。この場合には
、ＣＰＵ４はクロック速度が速いほどコンパレータ７の
手入力端子の入力電圧が大きくなるようにＤ／Ａ変換器
１４を制御することによって、前述の実施例と同様の効
果を得ることができる。
この場合、電源電圧の選択範囲はＤ／Ａ変換器１４の分
解能に応じた段数となるため、前述の実施例よりも細か
く電源電圧を選択することができ、よりきめ細かい消費
電力低減のための制御を行なえるという効果がある。
解能に応じた段数となるため、前述の実施例よりも細か
く電源電圧を選択することができ、よりきめ細かい消費
電力低減のための制御を行なえるという効果がある。
［発明の効果］
以上から明らかなように、本発明によれば、基本動作ク
ロックに基づいて装置の動作を制御する制御手段を有し
、前記基本動作クロックの速度を所定の制御状況に応じ
て可変制御する電子機器において、前記基本動作クロッ
クの速度に応じて装置の構成回路に供給される電源の出
力を制御する制御手段を設けた構成を採用しているので
、タロツク速度に応じて適切な電源出力状態を設定でき
、従って、ＣＭＯ５素子などを回路素子として使用した
場合、装置の消費電力を大幅に削減できるという優れた
効果がある。
ロックに基づいて装置の動作を制御する制御手段を有し
、前記基本動作クロックの速度を所定の制御状況に応じ
て可変制御する電子機器において、前記基本動作クロッ
クの速度に応じて装置の構成回路に供給される電源の出
力を制御する制御手段を設けた構成を採用しているので
、タロツク速度に応じて適切な電源出力状態を設定でき
、従って、ＣＭＯ５素子などを回路素子として使用した
場合、装置の消費電力を大幅に削減できるという優れた
効果がある。
第１図は本発明を採用した電子機器の電源部およびクロ
ック制御系の構成を示したブロック図、第２図は第１図
の回路の制御特性を示したタイミングチャート図、第３
図は本発明による異なる実施例を示したブロック図、第
４図は従来の電子機器の構成を示し、たブロック図であ
る。 ｌ−・電源部 ２−・−水晶発振器３−周
波数可変回路 ４−・・ＣＰＵ５−・−メモリ
６−周辺回路７−・−コンパレータ
８−・トランジスタ９・・・ツェナーダイオード １０
・・−スイッチ１１・・・抵抗 １２・・
−抵抗１３−・−コンデンサ １４・・−Ｄ／Ａ
変換器１５・・・ツェナーダイオード こり−ｒ
ック制御系の構成を示したブロック図、第２図は第１図
の回路の制御特性を示したタイミングチャート図、第３
図は本発明による異なる実施例を示したブロック図、第
４図は従来の電子機器の構成を示し、たブロック図であ
る。 ｌ−・電源部 ２−・−水晶発振器３−周
波数可変回路 ４−・・ＣＰＵ５−・−メモリ
６−周辺回路７−・−コンパレータ
８−・トランジスタ９・・・ツェナーダイオード １０
・・−スイッチ１１・・・抵抗 １２・・
−抵抗１３−・−コンデンサ １４・・−Ｄ／Ａ
変換器１５・・・ツェナーダイオード こり−ｒ
Claims (1)
- 【特許請求の範囲】 １）基本動作クロックに基づいて装置の動作を制御する
制御手段を有し、前記基本動作クロックの速度を所定の
制御状況に応じて可変制御する電子機器において、 前記基本動作クロックの速度に応じて装置の構成回路に
供給される電源の出力を制御する制御手段を設けたこと
を特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2037293A JPH03241403A (ja) | 1990-02-20 | 1990-02-20 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2037293A JPH03241403A (ja) | 1990-02-20 | 1990-02-20 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03241403A true JPH03241403A (ja) | 1991-10-28 |
Family
ID=12493659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2037293A Pending JPH03241403A (ja) | 1990-02-20 | 1990-02-20 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03241403A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06138983A (ja) * | 1992-04-28 | 1994-05-20 | American Teleph & Telegr Co <Att> | バッテリ式電子デバイス用装置 |
| US6424184B1 (en) | 1996-09-25 | 2002-07-23 | Matsushita Electric Industrial Co., Ltd. | Frequency-voltage conversion circuit, delay amount judgement circuit, system having frequency-voltage conversion circuit, method of adjusting input/output characteristics of frequency-voltage conversion circuit, and apparatus for automatically adjusting input |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148430A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Digital device |
| JPS58171842A (ja) * | 1982-03-31 | 1983-10-08 | Matsushita Electronics Corp | 集積回路装置 |
| JPS63175909A (ja) * | 1987-01-16 | 1988-07-20 | Nec Corp | １チツプマイクロコンピユ−タ |
-
1990
- 1990-02-20 JP JP2037293A patent/JPH03241403A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148430A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Digital device |
| JPS58171842A (ja) * | 1982-03-31 | 1983-10-08 | Matsushita Electronics Corp | 集積回路装置 |
| JPS63175909A (ja) * | 1987-01-16 | 1988-07-20 | Nec Corp | １チツプマイクロコンピユ−タ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06138983A (ja) * | 1992-04-28 | 1994-05-20 | American Teleph & Telegr Co <Att> | バッテリ式電子デバイス用装置 |
| US6424184B1 (en) | 1996-09-25 | 2002-07-23 | Matsushita Electric Industrial Co., Ltd. | Frequency-voltage conversion circuit, delay amount judgement circuit, system having frequency-voltage conversion circuit, method of adjusting input/output characteristics of frequency-voltage conversion circuit, and apparatus for automatically adjusting input |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100281528B1 (ko) | 전원 공급 회로 | |
| US9436264B2 (en) | Saving power when in or transitioning to a static mode of a processor | |
| KR20000023209A (ko) | 프로그램식 전력 공급기 및 프로그램식 브라운아웃감지기를 구비하는 개선된 마이크로프로세서 전력 공급시스템 | |
| KR20040028783A (ko) | 집적 ｐｗｍ 제어기의 출력 전력 레벨을 설정하기 위한장치 | |
| JPH03241403A (ja) | 電子機器 | |
| US20030098680A1 (en) | Power supply device and electric appliance employing the same | |
| JPH07219652A (ja) | 電源装置 | |
| KR100232783B1 (ko) | 배터리 전원형 전자 디바이스를 위한 전압 제어장치 | |
| SE543140C2 (en) | DC-DC CONVERTER FOR IMPLANTABLE MEDICAL DEVICES | |
| US5770939A (en) | Programmable amplitude ramp generator for automotive voltage regulators | |
| JPH02105213A (ja) | 電力制御回路 | |
| JPH02294269A (ja) | 電源装置 | |
| JP3098480B2 (ja) | 電源回路 | |
| JPH02121019A (ja) | 論理回路装置 | |
| 郭仲杰 et al. | A novel embedded soft-start circuit for SOC power supply | |
| JP2914278B2 (ja) | 太陽電池余剰電力制御回路 | |
| JP3254293B2 (ja) | 電気回路 | |
| JP3044603U (ja) | 位相制御回路 | |
| JPS61196724A (ja) | 電源回路装置 | |
| JPH01222692A (ja) | 扇風機制御装置 | |
| JPH02171813A (ja) | 温度自動調節電子制御装置並びに電子制御装置のための温度自動調節装置および方法 | |
| JPS61231617A (ja) | 電磁負荷用電流制御装置 | |
| JPH0934581A (ja) | 電子機器 | |
| JPH0625941B2 (ja) | 電源回路 | |
| JPH04168996A (ja) | 負荷制御回路 |