JPS58171842A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS58171842A JPS58171842A JP57054288A JP5428882A JPS58171842A JP S58171842 A JPS58171842 A JP S58171842A JP 57054288 A JP57054288 A JP 57054288A JP 5428882 A JP5428882 A JP 5428882A JP S58171842 A JPS58171842 A JP S58171842A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- input clock
- clock frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 10
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000007493 shaping process Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、機能回路ブロックへ供給される動作電圧をシ
ステムの動作速度に応じて可変設定する動作電圧変換回
路を有する回路装置に関するものである。
ステムの動作速度に応じて可変設定する動作電圧変換回
路を有する回路装置に関するものである。
近年、低消費電力を目的として相補型ＭＯ８集積回路を
使ったシステムが多く用いられるようになってきた。一
般に、相補型ＭＯ８集積回路の動作速度は動作電流に比
例し、また、この動作電流は動作電圧に比例する。従っ
て、低消費電力にするためには、動作速度が使用目的を
達成する範囲内で、動作電圧を可能な限り低くすること
が望まれる。
使ったシステムが多く用いられるようになってきた。一
般に、相補型ＭＯ８集積回路の動作速度は動作電流に比
例し、また、この動作電流は動作電圧に比例する。従っ
て、低消費電力にするためには、動作速度が使用目的を
達成する範囲内で、動作電圧を可能な限り低くすること
が望まれる。
ところで、マイクロコンピュータ等の汎用に使用される
集積回路では、仕様で明記された電源電圧の範囲内で仕
様を満足する高速動作を確保するように、内部機能回路
ブロックを設計する。このため、従来は低速動作の場合
でも、高速動作可能な動作電圧で内部機能回路ブロック
を動作させており、無駄な電力消費もともなっていた。
集積回路では、仕様で明記された電源電圧の範囲内で仕
様を満足する高速動作を確保するように、内部機能回路
ブロックを設計する。このため、従来は低速動作の場合
でも、高速動作可能な動作電圧で内部機能回路ブロック
を動作させており、無駄な電力消費もともなっていた。
本発明は上記欠点にかんがみなされたもので、単一の電
源電圧に対し、入力クロック周波数検出回路、定電圧電
源回路及び電源選択回路の各部により、入力クロック周
波数に応じて機能回路ブロックの動作電圧を適宜選択し
て最適な値に設定し得る集積回路装置を提供せんとする
ものである。
源電圧に対し、入力クロック周波数検出回路、定電圧電
源回路及び電源選択回路の各部により、入力クロック周
波数に応じて機能回路ブロックの動作電圧を適宜選択し
て最適な値に設定し得る集積回路装置を提供せんとする
ものである。
以下、本発明の構成を実施例を用いて説明する。
第１図は本発明の実施例に係る集積回路装置の基本ブロ
ック図である。本構成は入力クロック周波数検出回路部
１、定電圧電源回路部２、電源選択回路部３、スイッチ
群４及び機能回路ブロック５から構成される。前記入力
クロック周波数検出回路部１は、入力クロックＣＬＩＩ
Ｉにより、クロック周波数のディジタル情報Ｑ１〜Ｑｎ
を出力する。
ック図である。本構成は入力クロック周波数検出回路部
１、定電圧電源回路部２、電源選択回路部３、スイッチ
群４及び機能回路ブロック５から構成される。前記入力
クロック周波数検出回路部１は、入力クロックＣＬＩＩ
Ｉにより、クロック周波数のディジタル情報Ｑ１〜Ｑｎ
を出力する。
定電圧電源回路部２は、外部電源人力ＶＤＤより低電圧
のｍ個の固定電圧ｖ１〜’Ｉｒｎを発生させる。電源選
択回路部３は、クロック周波数のディジタル情報Ｑ１〜
Ｑｎよシ、電源選択出力８１〜ａｍを出力する。スイッ
チ群４は、電源選択出力８１〜Ｓｍにより、定電圧群ｖ
１〜Ｖｍから１つの電圧Ｖｔ＋ｎｓを選択し、この電圧
ＶＤＩＮを機能回路ブロック６に供給する。同図中、ｓ
’、ｅｓ％機能ブロック６に対応する別の各機能ブロッ
クであり、ａ／ 、３／Ｆならびに４′、４′もそれら
に対応する各電源選択回路部ならびにスイッチ群である
。
のｍ個の固定電圧ｖ１〜’Ｉｒｎを発生させる。電源選
択回路部３は、クロック周波数のディジタル情報Ｑ１〜
Ｑｎよシ、電源選択出力８１〜ａｍを出力する。スイッ
チ群４は、電源選択出力８１〜Ｓｍにより、定電圧群ｖ
１〜Ｖｍから１つの電圧Ｖｔ＋ｎｓを選択し、この電圧
ＶＤＩＮを機能回路ブロック６に供給する。同図中、ｓ
’、ｅｓ％機能ブロック６に対応する別の各機能ブロッ
クであり、ａ／ 、３／Ｆならびに４′、４′もそれら
に対応する各電源選択回路部ならびにスイッチ群である
。
以下、この構成と機能の詳細を各ブロック単位に分解し
て説明する。簡単化のため機能回路ブロックが１つの場
合を考え説明する。
て説明する。簡単化のため機能回路ブロックが１つの場
合を考え説明する。
第２図に入力クロック周波数検出回路部１０回路構成を
示す。この回路は、容量Ｃと抵抗Ｒとの間にアナログス
イッチ６をはさむＯＲ直列回路、アナログスイッチ６を
、オン、オフするＤ形フリップフロップ７、ゲートパル
スを形成する波形整形回路８、入力クロックをゲートす
るアンドゲート９、周波数検出周期を決める１段カウン
タ１ｏ、ゲートされた入力クロックを計数する３段カウ
ンタ１１、カウント結果を保持するｎ段うッチ１２、ゲ
ートパルスを反転するインバータ１３から構成される。
示す。この回路は、容量Ｃと抵抗Ｒとの間にアナログス
イッチ６をはさむＯＲ直列回路、アナログスイッチ６を
、オン、オフするＤ形フリップフロップ７、ゲートパル
スを形成する波形整形回路８、入力クロックをゲートす
るアンドゲート９、周波数検出周期を決める１段カウン
タ１ｏ、ゲートされた入力クロックを計数する３段カウ
ンタ１１、カウント結果を保持するｎ段うッチ１２、ゲ
ートパルスを反転するインバータ１３から構成される。
Ｄ入力に外部から供給される電源Ｖａｎを接続した前記
り形フリップ７０ツブ７に、外部人力クロックＯＬ ｌ
ｙｒ が入力されると、そのＱ出力がＨ”となる。、７
これによシ、外部から供給される電源に接続されたＯＲ
直列回路のＯＲ間のアナログスイッチ６がオンされる。
り形フリップ７０ツブ７に、外部人力クロックＯＬ ｌ
ｙｒ が入力されると、そのＱ出力がＨ”となる。、７
これによシ、外部から供給される電源に接続されたＯＲ
直列回路のＯＲ間のアナログスイッチ６がオンされる。
すると抵抗Ｈの両端には、初期値を外部電源電圧ＶＤＤ
とするＯＲ０時定数を持った指数関数的減衰信号が発生
する。この信号をインバータを複数個接続した波形整形
回路８によりパルス波に波形整形し、入力クロックＯＬ
ｘ＊ ヲカウントする期間Ｔをもつゲートパルスとする
。第３図（ａ）にＯＲ直列回路の出力、同（ｂ）に波形
整形回路８の出力を示す。ゲートパルス幅τは、外部電
源電圧ＶＤＤ 、容量Ｃ９抵抗Ｒ，インバータの入力し
きい値電圧Ｖｓ＋ｗにょシ決まる。関係式を下に示す。
とするＯＲ０時定数を持った指数関数的減衰信号が発生
する。この信号をインバータを複数個接続した波形整形
回路８によりパルス波に波形整形し、入力クロックＯＬ
ｘ＊ ヲカウントする期間Ｔをもつゲートパルスとする
。第３図（ａ）にＯＲ直列回路の出力、同（ｂ）に波形
整形回路８の出力を示す。ゲートパルス幅τは、外部電
源電圧ＶＤＤ 、容量Ｃ９抵抗Ｒ，インバータの入力し
きい値電圧Ｖｓ＋ｗにょシ決まる。関係式を下に示す。
Ｖ＋ｓｗ ＝ ＶＤＤ ６！ｐ（−ｃＦｌ ）・ Ｔ
ＶＤｎ ・・τＹ＝扛Ｔ「 パルス幅Ｔの前記ゲートパルスにより、入力クロックＯ
Ｌｘｗをアンドゲート９でゲートし、３段カウンタ１１
に入力し、入力クロック周波数に比例したカウンタ出力
Ｑ１〜Ｑｎを得る。そして、終段のカウンタ出力Ｑｎが
′Ｈ″になると、そのコンブリメント出力Ｑｎをアンド
ゲート９に入力し、クロック入力を禁止する。３段カウ
ンタ１１の出力Ｑ１〜Ｑｎをｎ段うッチ回路１２で、ゲ
ートパルスの立ち下がりエツジに同期して記憶する。以
上の動作を入力クロック０Ｌｘｘで動作する１段カウン
タ１ｏ（ｎ＞ｎ）の出力信号Ｑｅを、それぞれＯＲ間の
アナログスイッチ６をオン、オフするＤ形フリップフロ
ップ７および３段カウンタ１１の各リセット入力端子に
加えて周期Ｔｏ （ただし、Ｔｏ ＝ ｔＯＸ２’ 、
ｔｏ ：入力クロック周期）で繰シ返す。
ＶＤｎ ・・τＹ＝扛Ｔ「 パルス幅Ｔの前記ゲートパルスにより、入力クロックＯ
Ｌｘｗをアンドゲート９でゲートし、３段カウンタ１１
に入力し、入力クロック周波数に比例したカウンタ出力
Ｑ１〜Ｑｎを得る。そして、終段のカウンタ出力Ｑｎが
′Ｈ″になると、そのコンブリメント出力Ｑｎをアンド
ゲート９に入力し、クロック入力を禁止する。３段カウ
ンタ１１の出力Ｑ１〜Ｑｎをｎ段うッチ回路１２で、ゲ
ートパルスの立ち下がりエツジに同期して記憶する。以
上の動作を入力クロック０Ｌｘｘで動作する１段カウン
タ１ｏ（ｎ＞ｎ）の出力信号Ｑｅを、それぞれＯＲ間の
アナログスイッチ６をオン、オフするＤ形フリップフロ
ップ７および３段カウンタ１１の各リセット入力端子に
加えて周期Ｔｏ （ただし、Ｔｏ ＝ ｔＯＸ２’ 、
ｔｏ ：入力クロック周期）で繰シ返す。
第４図に定電圧電源回路部２０回路構成例を示す。ｍ個
のＩＣ／ＸＣ／Ｘ型中ンネルＭＯＳインバータで、それ
らの各ＭＯ８）ランジスタＴｒの入力端子１４をグラン
ドレベルにし、第１段の電源は外部入力電源ＶＩＩＤに
接続し、第２段以降の各段の電源はそれぞれ各前段の出
力と接続した構成とする。これにより、１段目のｖｌに
は、Ｖ１＝ＶＤＩ１ ２段目以−降には、基板バイアス効果の影響が小さい場
合、 Ｖｉ＃Ｖｎｎ−ｉｓＶｙ （Ｌ＝１．２．・−、ｒｎ
−１）Ｖテ：Ｋｌｎ−チャンネルＭＯＳトランジスタＴ
ｒのしきい値電圧 の電圧が得られる。こうして前記機能回路ブロック５．
５’、５’の各電源ラインには、最高動作周波数時はＶ
ＤＤとし、動作周波数が低くなるにつれて、電圧値を順
次に下げて供給する。電源選択回路部３はＭＯＳ・アナ
ログスイッチの組合せで構成し、定電圧電源回路部２か
らの各出力電圧と各機能回路ブロック５．５’、５’と
を接続するアナログスイッチの内から、入力クロック周
波数検出回路のカウンタ出力Ｑ１〜Ｑｎにより論理ゲー
トで、動作電圧を１つ選択して、その動作電圧を供給し
得る上記アナログスイッチをオンとし、他は全てオフと
する構成とする。
のＩＣ／ＸＣ／Ｘ型中ンネルＭＯＳインバータで、それ
らの各ＭＯ８）ランジスタＴｒの入力端子１４をグラン
ドレベルにし、第１段の電源は外部入力電源ＶＩＩＤに
接続し、第２段以降の各段の電源はそれぞれ各前段の出
力と接続した構成とする。これにより、１段目のｖｌに
は、Ｖ１＝ＶＤＩ１ ２段目以−降には、基板バイアス効果の影響が小さい場
合、 Ｖｉ＃Ｖｎｎ−ｉｓＶｙ （Ｌ＝１．２．・−、ｒｎ
−１）Ｖテ：Ｋｌｎ−チャンネルＭＯＳトランジスタＴ
ｒのしきい値電圧 の電圧が得られる。こうして前記機能回路ブロック５．
５’、５’の各電源ラインには、最高動作周波数時はＶ
ＤＤとし、動作周波数が低くなるにつれて、電圧値を順
次に下げて供給する。電源選択回路部３はＭＯＳ・アナ
ログスイッチの組合せで構成し、定電圧電源回路部２か
らの各出力電圧と各機能回路ブロック５．５’、５’と
を接続するアナログスイッチの内から、入力クロック周
波数検出回路のカウンタ出力Ｑ１〜Ｑｎにより論理ゲー
トで、動作電圧を１つ選択して、その動作電圧を供給し
得る上記アナログスイッチをオンとし、他は全てオフと
する構成とする。
第６図に本発明について、その一系統を示す詳細な回路
図である。入力クロック周波数検出回路部１は、アンド
ゲート９でゲートされた入力クロックを７段カウンタ１
１で最大６４個カウントし、Ｑ１〜Ｑ７を出力し、７段
ラッチ回路１２で記憶する。また、１０段カウンタ１０
によシ、入力クロックを２１０個カウントするごとに、
この動作を繰り返す。定電圧電源回路部２は、Ｋ／に型
ｎ−チャネルＭＯＳインバータ２個により、１段目の電
源にＶＤＤ、１段目の出力にＶｔＩＤ−Ｖｙ、２段目の
出力にＶＤＤ−２Ｖ丁の各電圧を得る。電源選択回路部
３とスイッチ群４は、４人カッアゲート１６．２人カッ
アゲート１６、アナログスイッチ８１，８２゜Ｓ３の３
個で構成し、入力クロックカウント数が０〜７個で動作
電圧をｖｎｎ−２ｖｙに選択し、８〜６３個テＶＤＤ−
ＶＴ、６４個テｖＤＤヲ選択スル。第６図は第６図図示
回路の動作タイミングチャートであり、各入力クロック
数Ｎにおける入力クロック周波数検出回路部１の出力Ｑ
ｓＱ５＊Ｑ６ｓＱ’Ｈ電源選択回路部３の出力Ｓ１，８
２．Ｓｓ、及びその時に選択される機能回路ブロック６
への動作電圧を表す。ここで、入力クロック数を入力ク
ロック周波数に置きかえるためゲートパルス幅Ｔを２０
μ１ｌｌｅｃにとれば機能回路ブロックの最適動作電圧
はそれぞれ４００１Ｈ１未満ではＶ３＝ＶＤＤ−２Ｖｔ
。
図である。入力クロック周波数検出回路部１は、アンド
ゲート９でゲートされた入力クロックを７段カウンタ１
１で最大６４個カウントし、Ｑ１〜Ｑ７を出力し、７段
ラッチ回路１２で記憶する。また、１０段カウンタ１０
によシ、入力クロックを２１０個カウントするごとに、
この動作を繰り返す。定電圧電源回路部２は、Ｋ／に型
ｎ−チャネルＭＯＳインバータ２個により、１段目の電
源にＶＤＤ、１段目の出力にＶｔＩＤ−Ｖｙ、２段目の
出力にＶＤＤ−２Ｖ丁の各電圧を得る。電源選択回路部
３とスイッチ群４は、４人カッアゲート１６．２人カッ
アゲート１６、アナログスイッチ８１，８２゜Ｓ３の３
個で構成し、入力クロックカウント数が０〜７個で動作
電圧をｖｎｎ−２ｖｙに選択し、８〜６３個テＶＤＤ−
ＶＴ、６４個テｖＤＤヲ選択スル。第６図は第６図図示
回路の動作タイミングチャートであり、各入力クロック
数Ｎにおける入力クロック周波数検出回路部１の出力Ｑ
ｓＱ５＊Ｑ６ｓＱ’Ｈ電源選択回路部３の出力Ｓ１，８
２．Ｓｓ、及びその時に選択される機能回路ブロック６
への動作電圧を表す。ここで、入力クロック数を入力ク
ロック周波数に置きかえるためゲートパルス幅Ｔを２０
μ１ｌｌｅｃにとれば機能回路ブロックの最適動作電圧
はそれぞれ４００１Ｈ１未満ではＶ３＝ＶＤＤ−２Ｖｔ
。
４００ ＫＨｚ以上３．２ＭＨｚ未満でＶ２ ＝ＶＤ１
１−Ｖｔ 。
１−Ｖｔ 。
３．２ＭＨｚ以上テｖ１＝ｖＤＤトナル。
以上のように本発明は、入力クロック周波数を検知する
ことにより、機能ブロック回路の動作速度を知り、機能
回路ブロックの動作電圧を、たとえば低速動作時は低電
圧にと、各動作速度にあわせて、それぞれ最適な動作電
圧に設定することができるのて、集積回路装置の低消費
電力イヒに大きな効果をもへらす。 ５．、− 尚、以上の説明ｉ：相補！ＭＯ５集積回路に好適な回路
例４につい、て行なったが一般の半導体集積回路に′℃
ても適用可能であることはもちろんである。 。
ことにより、機能ブロック回路の動作速度を知り、機能
回路ブロックの動作電圧を、たとえば低速動作時は低電
圧にと、各動作速度にあわせて、それぞれ最適な動作電
圧に設定することができるのて、集積回路装置の低消費
電力イヒに大きな効果をもへらす。 ５．、− 尚、以上の説明ｉ：相補！ＭＯ５集積回路に好適な回路
例４につい、て行なったが一般の半導体集積回路に′℃
ても適用可能であることはもちろんである。 。
第１図は、本発明に係る集積回路装置のブロック図、第
２図は入力クロック検出回路図、第３図は入力クロック
検出回路で、ゲートパルス形成過程における各部出力を
示す図で、同図（＆）はＣＲ直列回路出力波形図、同図
（ｂ）は波形整形インバータある。 １・・・・・・入力クロック周波数検出回路部、２・・
・・・・定電圧電源回路部％ ３ ｅ ３’ ＋ ３”
・・・・・・電源選択回路部、４．４’、４“・・・・
・・スイッチ群 ６ 、５／ 、 ５／／・・・・・・
機能回路ブロック、６・・・・・・アナログスイッチ、
７・・・・・・Ｄ型フリップフロップ、８・・・・・・
波形整形回路％９・・・・・・アンドゲート、１０．１
１・・・・・・カウンタ、１２・・・・・・ラッチ、１
３・・・・・・インバータ、ＣＬ工・・・・・・外部人
力クロック、Ｖ１．Ｖ２・・・・・・Ｖｍ・・・・・・
定電圧電源回路出力、Ｑｌ、Ｑ２・・・・・・Ｑｎ・・
・・・・入カク。２□ｆｆ１ｉ！ｉ＊Ｉｆｌ［ＩＭ［］
、Ｓ １ 、 Ｓ ２−’−１１，−Ｓｍ ０．−・・
・電源選択回路出力。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 （αｌ （ｂＪ 第４図 ＠５図
２図は入力クロック検出回路図、第３図は入力クロック
検出回路で、ゲートパルス形成過程における各部出力を
示す図で、同図（＆）はＣＲ直列回路出力波形図、同図
（ｂ）は波形整形インバータある。 １・・・・・・入力クロック周波数検出回路部、２・・
・・・・定電圧電源回路部％ ３ ｅ ３’ ＋ ３”
・・・・・・電源選択回路部、４．４’、４“・・・・
・・スイッチ群 ６ 、５／ 、 ５／／・・・・・・
機能回路ブロック、６・・・・・・アナログスイッチ、
７・・・・・・Ｄ型フリップフロップ、８・・・・・・
波形整形回路％９・・・・・・アンドゲート、１０．１
１・・・・・・カウンタ、１２・・・・・・ラッチ、１
３・・・・・・インバータ、ＣＬ工・・・・・・外部人
力クロック、Ｖ１．Ｖ２・・・・・・Ｖｍ・・・・・・
定電圧電源回路出力、Ｑｌ、Ｑ２・・・・・・Ｑｎ・・
・・・・入カク。２□ｆｆ１ｉ！ｉ＊Ｉｆｌ［ＩＭ［］
、Ｓ １ 、 Ｓ ２−’−１１，−Ｓｍ ０．−・・
・電源選択回路出力。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 （αｌ （ｂＪ 第４図 ＠５図
Claims (2)
- （１）外部から入力されるクロック周波数を検出する周
波数検出回路と、２種類以上の定電圧を発生する定電圧
電源回路と、前記周波数検出回路の出力に応じて前記定
電圧電源回路出力を適宜選択して所定電圧を機能回路に
供給する電源選択回路とを有することを特徴とする集積
回路装置０ - （２）周波数検出回路が複数段カウンタを有し、前記カ
ウンタにより外部クロックを計数し、順次カウンタ出力
を得ることを特徴とする特許請求の範囲第１項記載の集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054288A JPS58171842A (ja) | 1982-03-31 | 1982-03-31 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054288A JPS58171842A (ja) | 1982-03-31 | 1982-03-31 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58171842A true JPS58171842A (ja) | 1983-10-08 |
Family
ID=12966372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57054288A Pending JPS58171842A (ja) | 1982-03-31 | 1982-03-31 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58171842A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232155A (ja) * | 1986-04-01 | 1987-10-12 | Toshiba Corp | 半導体集積回路装置 |
| JPH01164060A (ja) * | 1987-12-21 | 1989-06-28 | Hitachi Ltd | 半導体装置 |
| JPH03241403A (ja) * | 1990-02-20 | 1991-10-28 | Canon Inc | 電子機器 |
| FR2690768A1 (fr) * | 1992-04-30 | 1993-11-05 | Innovatron Sa | Système d'échange de données entre un objet portatif à microcircuit électronique et un dispositif de transfert à tension d'alimentation de fonctionnement adaptative. |
| EP0675425A3 (en) * | 1989-06-30 | 1995-11-29 | Fujitsu Personal Syst Inc | Method for reducing energy consumption in a computer. |
| US5889429A (en) * | 1996-01-22 | 1999-03-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit and semiconductor integrated circuit device |
| US5903513A (en) * | 1997-03-26 | 1999-05-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device with clock frequency invariant voltage step-down circuit |
| EP1008923A1 (en) * | 1996-09-25 | 2000-06-14 | Matsushita Electric Industrial Co., Ltd. | Frequency-voltage conversion circuit, delay amount judgement circuit, system having frequency-voltage conversion circuit, method of adjusting input/output characterictics of frequency-voltage conversion circuit, and apparatus for automatically adjusting input/output characteristics of frequency-volt |
| WO2003036722A1 (fr) * | 2001-10-26 | 2003-05-01 | Fujitsu Limited | Circuit integre a semi-conducteur, dispositif electronique dans lequel ce circuit integre est incorpore et procede d'economie d'energie |
| WO2005125012A1 (en) * | 2004-06-15 | 2005-12-29 | Koninklijke Philips Electronics N.V. | Adaptive control of power supply for integrated circuits |
| US7149184B2 (en) | 2001-01-26 | 2006-12-12 | Fujitsu Limited | Transmission rate monitoring apparatus and method |
| US7376848B2 (en) | 1997-06-27 | 2008-05-20 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
| US10020799B2 (en) | 2016-05-09 | 2018-07-10 | Renesas Electronics Corporation | Semiconductor integrated circuit |
-
1982
- 1982-03-31 JP JP57054288A patent/JPS58171842A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232155A (ja) * | 1986-04-01 | 1987-10-12 | Toshiba Corp | 半導体集積回路装置 |
| JPH01164060A (ja) * | 1987-12-21 | 1989-06-28 | Hitachi Ltd | 半導体装置 |
| EP0675425A3 (en) * | 1989-06-30 | 1995-11-29 | Fujitsu Personal Syst Inc | Method for reducing energy consumption in a computer. |
| EP0749060A1 (en) * | 1989-06-30 | 1996-12-18 | Fujitsu Personal Systems, Inc. | A clock system |
| JPH03241403A (ja) * | 1990-02-20 | 1991-10-28 | Canon Inc | 電子機器 |
| FR2690768A1 (fr) * | 1992-04-30 | 1993-11-05 | Innovatron Sa | Système d'échange de données entre un objet portatif à microcircuit électronique et un dispositif de transfert à tension d'alimentation de fonctionnement adaptative. |
| US5889429A (en) * | 1996-01-22 | 1999-03-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit and semiconductor integrated circuit device |
| EP1008923A4 (en) * | 1996-09-25 | 2009-09-09 | Panasonic Corp | DELAY DETERMINATION CIRCUIT, FREQUENCY VOLTAGE IMPLEMENTATION CIRCUIT, ARRANGEMENT THEREFOR, AUTOMATIC DEVICE AND PROCEDURE FOR ADJUSTING THEIR INPUT / OUTPUT CHARACTERISTICS. |
| US6424184B1 (en) | 1996-09-25 | 2002-07-23 | Matsushita Electric Industrial Co., Ltd. | Frequency-voltage conversion circuit, delay amount judgement circuit, system having frequency-voltage conversion circuit, method of adjusting input/output characteristics of frequency-voltage conversion circuit, and apparatus for automatically adjusting input |
| EP1008923A1 (en) * | 1996-09-25 | 2000-06-14 | Matsushita Electric Industrial Co., Ltd. | Frequency-voltage conversion circuit, delay amount judgement circuit, system having frequency-voltage conversion circuit, method of adjusting input/output characterictics of frequency-voltage conversion circuit, and apparatus for automatically adjusting input/output characteristics of frequency-volt |
| DE19748031B4 (de) * | 1997-03-26 | 2004-08-05 | Mitsubishi Denki K.K. | Integrierte Halbleiterschaltungsvorrichtung mit einer taktfrequenzinvarianten Spannungsheruntertransformierschaltung |
| US5903513A (en) * | 1997-03-26 | 1999-05-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device with clock frequency invariant voltage step-down circuit |
| US7900067B2 (en) | 1997-06-27 | 2011-03-01 | Broadcom Corporation | Battery powered device with dynamic and performance management |
| US8504852B2 (en) | 1997-06-27 | 2013-08-06 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
| US7376848B2 (en) | 1997-06-27 | 2008-05-20 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
| US7149184B2 (en) | 2001-01-26 | 2006-12-12 | Fujitsu Limited | Transmission rate monitoring apparatus and method |
| WO2003036722A1 (fr) * | 2001-10-26 | 2003-05-01 | Fujitsu Limited | Circuit integre a semi-conducteur, dispositif electronique dans lequel ce circuit integre est incorpore et procede d'economie d'energie |
| US7302598B2 (en) | 2001-10-26 | 2007-11-27 | Fujitsu Limited | Apparatus to reduce the internal frequency of an integrated circuit by detecting a drop in the voltage and frequency |
| US7320079B2 (en) | 2001-10-26 | 2008-01-15 | Fujitsu Limited | Semiconductor integrated circuit device, an electronic apparatus including the device, and a power consumption reduction method |
| JP2008503084A (ja) * | 2004-06-15 | 2008-01-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路のための電源の適応制御 |
| US8120410B2 (en) | 2004-06-15 | 2012-02-21 | St-Ericsson Sa | Adaptive control of power supply for integrated circuits |
| WO2005125012A1 (en) * | 2004-06-15 | 2005-12-29 | Koninklijke Philips Electronics N.V. | Adaptive control of power supply for integrated circuits |
| US10020799B2 (en) | 2016-05-09 | 2018-07-10 | Renesas Electronics Corporation | Semiconductor integrated circuit |
| US10361683B2 (en) | 2016-05-09 | 2019-07-23 | Renesas Electronics Corporation | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58171842A (ja) | 集積回路装置 | |
| US6897847B2 (en) | Peripheral driver circuit of liquid crystal electro-optical device | |
| JP2000357943A (ja) | ラッチ回路とレジスタ回路 | |
| JP2549229B2 (ja) | デイジタルクロツク信号波形整形回路 | |
| KR100329320B1 (ko) | 디지털신호전송회로 | |
| JPH02203614A (ja) | 半導体論理回路 | |
| JP2659939B2 (ja) | 多相クロック回路 | |
| JP2000188532A (ja) | スル―レ―トの限定されたノ―ドを介してデジタル信号を伝搬する装置及び操作方法 | |
| US6114884A (en) | Driver circuit providing early release and quick bus turn-around | |
| JPH0983317A (ja) | 短パルス除去回路 | |
| US5731724A (en) | Power short pulse generator having an input delay and a feedback delay in generating the output pulse | |
| JPH10105124A (ja) | 液晶駆動回路 | |
| JPS62190923A (ja) | レベル変換回路 | |
| JP3105510B2 (ja) | 半導体集積回路 | |
| CN100514855C (zh) | 数字噪声过滤方法及电路 | |
| US7571202B2 (en) | Method and apparatus for digital noise mask filtering | |
| JPH05265407A (ja) | デューティ液晶駆動回路 | |
| JPH0686458A (ja) | 電源選択回路 | |
| JPH09212247A (ja) | 基準電圧発生回路 | |
| JP2000020006A (ja) | 表示装置用駆動回路 | |
| US4633096A (en) | High current diode pulse modulator | |
| JPH03192812A (ja) | 電圧制御発振回路 | |
| JP3103079B2 (ja) | 電源サーボ制御回路 | |
| JPS62225026A (ja) | 出力バツフア回路 | |
| JPS6048617A (ja) | 信号選択回路 |