JPH0934581A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH0934581A JPH0934581A JP7206776A JP20677695A JPH0934581A JP H0934581 A JPH0934581 A JP H0934581A JP 7206776 A JP7206776 A JP 7206776A JP 20677695 A JP20677695 A JP 20677695A JP H0934581 A JPH0934581 A JP H0934581A
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- power
- signal
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 省電力モードでの省電力の実効を図ることが
可能な電子機器を提供する。 【解決手段】 ＣＰＵ１０２は、省電力モードの際に、
Ｉ／Ｏポート１０６によりＤＣ電源１０１に信号を入力
してＤＣ電源１０２の出力電圧を下げると、ＶＣＱ（発
振器）１０３はＤＣ電源の出力電圧に比例して発振周波
数を下げる。
可能な電子機器を提供する。 【解決手段】 ＣＰＵ１０２は、省電力モードの際に、
Ｉ／Ｏポート１０６によりＤＣ電源１０１に信号を入力
してＤＣ電源１０２の出力電圧を下げると、ＶＣＱ（発
振器）１０３はＤＣ電源の出力電圧に比例して発振周波
数を下げる。
Description
【０００１】
【発明の属する技術分野】本発明は、システムの電源電
圧を変えて省電力モードで動作する電池駆動型パソコン
等の電子機器に関するものである。
圧を変えて省電力モードで動作する電池駆動型パソコン
等の電子機器に関するものである。
【０００２】
【従来の技術】従来の電子機器は、消費電力を節減する
際に、電源電圧は変更せずに、システムクロックの周波
数を下げる省電力モードを行っていた。
際に、電源電圧は変更せずに、システムクロックの周波
数を下げる省電力モードを行っていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例では、システムクロックを下げてもＣＰＵがメモリ
にアクセスした場合には、アクセスサイクル数は変わら
ず、各サイクルの時間が延びるため、各デバイスが電流
を消費する時間も延び、省電力の効果が上がらないとい
う欠点があった。
来例では、システムクロックを下げてもＣＰＵがメモリ
にアクセスした場合には、アクセスサイクル数は変わら
ず、各サイクルの時間が延びるため、各デバイスが電流
を消費する時間も延び、省電力の効果が上がらないとい
う欠点があった。
【０００４】そこで、本発明は、上記欠点を除去するた
めになされたものであり、省電力モードでの省電力の実
効を図ることが可能な電子機器を提供することを目的と
するものである。
めになされたものであり、省電力モードでの省電力の実
効を図ることが可能な電子機器を提供することを目的と
するものである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明の構成を説明する。
の本発明の構成を説明する。
【０００６】請求項１記載の電子機器は、入力信号によ
り出力電圧を変更するＤＣ電源と、このＤＣ電源の出力
電圧に比例した発振周波数に変更する発振器と、電力モ
ードの切換えに基づき、前記ＤＣ電源に信号を入力して
ＤＣ電源の出力電圧を変更する制御手段とを有すること
を特徴とするものである。
り出力電圧を変更するＤＣ電源と、このＤＣ電源の出力
電圧に比例した発振周波数に変更する発振器と、電力モ
ードの切換えに基づき、前記ＤＣ電源に信号を入力して
ＤＣ電源の出力電圧を変更する制御手段とを有すること
を特徴とするものである。
【０００７】請求項２記載の電子機器は、入力信号によ
り出力電圧を変更するＤＣ電源と、入力電圧に比例した
発振周波数に変更する発振器と、電力モードの切換えに
基づき、前記発振器に電圧を入力して発振器の発振周波
数を変更するとともに、前記ＤＣ電源に信号を入力して
ＤＣ電源の出力電圧を変更する制御手段とを有すること
を特徴とするものである。
り出力電圧を変更するＤＣ電源と、入力電圧に比例した
発振周波数に変更する発振器と、電力モードの切換えに
基づき、前記発振器に電圧を入力して発振器の発振周波
数を変更するとともに、前記ＤＣ電源に信号を入力して
ＤＣ電源の出力電圧を変更する制御手段とを有すること
を特徴とするものである。
【０００８】請求項３記載の電子機器は、入力信号によ
り出力電圧を変更するＤＣ電源と、このＤＣ電源の出力
電圧に比例した発振周波数に変更する発振器と、省電力
モードの際に、前記ＤＣ電源に信号を入力してＤＣ電源
の出力電圧を下げる制御手段とを有することを特徴とす
るものである。
り出力電圧を変更するＤＣ電源と、このＤＣ電源の出力
電圧に比例した発振周波数に変更する発振器と、省電力
モードの際に、前記ＤＣ電源に信号を入力してＤＣ電源
の出力電圧を下げる制御手段とを有することを特徴とす
るものである。
【０００９】請求項４記載の電子機器は、入力信号によ
り出力電圧を変更するＤＣ電源と、入力電圧に比例した
発振周波数に変更する発振器と、省電力モードの際に、
前記発振器に電圧を入力して発振器の発振周波数を下げ
るとともに、前記ＤＣ電源に信号を入力してＤＣ電源の
出力電圧を下げる制御手段とを有することを特徴とする
ものである。
り出力電圧を変更するＤＣ電源と、入力電圧に比例した
発振周波数に変更する発振器と、省電力モードの際に、
前記発振器に電圧を入力して発振器の発振周波数を下げ
るとともに、前記ＤＣ電源に信号を入力してＤＣ電源の
出力電圧を下げる制御手段とを有することを特徴とする
ものである。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【００１１】図１は本発明の電子機器に係る第１の実施
の形態の構成を示すブロック図である。
の形態の構成を示すブロック図である。
【００１２】この電子機器は、ＤＣ電源１０１と、ＣＰ
Ｕ（制御手段）１０２と、ボルテージ・コントロール・
オシレータ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ
Ｏｓｃｉｌｌａｔｏｒ、以下「ＶＣＯ」という。）１０
３と、このシステムを動かすプログラムを格納するＲＯ
Ｍ１４０と、ＣＰＵ１０２のワークメモリであるＳＲＡ
Ｍ１０５と、Ｉ／Ｏポート（制御手段）１０６と、デコ
ーダ１０７とを具備している。
Ｕ（制御手段）１０２と、ボルテージ・コントロール・
オシレータ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ
Ｏｓｃｉｌｌａｔｏｒ、以下「ＶＣＯ」という。）１０
３と、このシステムを動かすプログラムを格納するＲＯ
Ｍ１４０と、ＣＰＵ１０２のワークメモリであるＳＲＡ
Ｍ１０５と、Ｉ／Ｏポート（制御手段）１０６と、デコ
ーダ１０７とを具備している。
【００１３】ＤＣ電源１０１は、ＳＥＬＥＣＴ端子への
入力レベルにより、ＯＵＴＰＵＴ端子のＤＣ出力電圧を
複数の電圧、例えば、５Ｖ又は３．３Ｖに変更できるよ
うになっている。
入力レベルにより、ＯＵＴＰＵＴ端子のＤＣ出力電圧を
複数の電圧、例えば、５Ｖ又は３．３Ｖに変更できるよ
うになっている。
【００１４】ＶＣＯ１０３は、図２の電圧−発振周波数
の特性図に示すように、電圧検出端子であるＩＮ端子へ
入力される電圧に比例して発振周波数を変更するもので
ある。
の特性図に示すように、電圧検出端子であるＩＮ端子へ
入力される電圧に比例して発振周波数を変更するもので
ある。
【００１５】Ｉ／Ｏポート１０６は、ＤＣ電源１０１の
ＳＥＬＥＣＴ端子へ“Ｌ”又は“Ｈ”のレベルのＳＥＬ
信号を入力するものである。
ＳＥＬＥＣＴ端子へ“Ｌ”又は“Ｈ”のレベルのＳＥＬ
信号を入力するものである。
【００１６】次に、本実施の形態の動作を説明する。
【００１７】電源立ち上げ時（システムリセット時）
は、ＤＣ電源１０１のＳＥＬＥＣＴ端子への入力レベル
は、“Ｌ”となり、ＯＵＴＰＵＴ端子からの出力電圧は
５Ｖとなっている。この時、ＶＣＯ１０３は、このシス
テムの最高の動作周波数のクロックを出力し、このシス
テムはその周波数で動作している。
は、ＤＣ電源１０１のＳＥＬＥＣＴ端子への入力レベル
は、“Ｌ”となり、ＯＵＴＰＵＴ端子からの出力電圧は
５Ｖとなっている。この時、ＶＣＯ１０３は、このシス
テムの最高の動作周波数のクロックを出力し、このシス
テムはその周波数で動作している。
【００１８】ここで、省電力モードへの切換えに基づ
き、ＣＰＵ１０２が、Ｉ／Ｏポート１０６をアクセス
し、出力信号であるＳＥＬ信号のレベルを“Ｈ”にさせ
ると、ＤＣ電源１０１は、ＳＥＬＥＣＴ端子への入力レ
ベルが“Ｈ”になったことより、ＯＵＴＰＵＴ端子のＤ
Ｃ出力電圧を５Ｖから３．３Ｖに変更する。ＶＣＯ１０
３は、ＩＮ端子への入力電圧により、発振周波数を下げ
る。
き、ＣＰＵ１０２が、Ｉ／Ｏポート１０６をアクセス
し、出力信号であるＳＥＬ信号のレベルを“Ｈ”にさせ
ると、ＤＣ電源１０１は、ＳＥＬＥＣＴ端子への入力レ
ベルが“Ｈ”になったことより、ＯＵＴＰＵＴ端子のＤ
Ｃ出力電圧を５Ｖから３．３Ｖに変更する。ＶＣＯ１０
３は、ＩＮ端子への入力電圧により、発振周波数を下げ
る。
【００１９】逆に省電力モードから通常のモードに戻る
には、逆の順番に、Ｉ／Ｏポート１０６のＳＥＬ信号の
レベルを“Ｌ”にさせ、ＤＣ電源１０１のＯＵＴＰＵＴ
端子のＤＣ出力電圧を３．３Ｖから５Ｖに変更し、周波
数を元に戻す。
には、逆の順番に、Ｉ／Ｏポート１０６のＳＥＬ信号の
レベルを“Ｌ”にさせ、ＤＣ電源１０１のＯＵＴＰＵＴ
端子のＤＣ出力電圧を３．３Ｖから５Ｖに変更し、周波
数を元に戻す。
【００２０】このような実施の形態によれば、通常、電
子デバイスは電源電圧が低下すると、その応答速度は遅
くなるが、システム内の速度低下を考慮し、省電力モー
ドの際に、ＶＣＯ１０３の発振周波数を下げるととも
に、電源電圧を下げて動作させているので、省電力モー
ドでの省電力の実効を図ることができる。
子デバイスは電源電圧が低下すると、その応答速度は遅
くなるが、システム内の速度低下を考慮し、省電力モー
ドの際に、ＶＣＯ１０３の発振周波数を下げるととも
に、電源電圧を下げて動作させているので、省電力モー
ドでの省電力の実効を図ることができる。
【００２１】図３は本発明の電子機器に係る第２の実施
の形態の構成を示すブロック図である。
の形態の構成を示すブロック図である。
【００２２】本実施の形態は、図１の構成にＤ／Ａコン
バータ（制御手段）１０８を追加し、Ｄ／Ａコンバータ
１０８のアナログ出力を、ＶＣＯ１０３の電圧検出端子
であるＩＮ端子に接続したものである。
バータ（制御手段）１０８を追加し、Ｄ／Ａコンバータ
１０８のアナログ出力を、ＶＣＯ１０３の電圧検出端子
であるＩＮ端子に接続したものである。
【００２３】Ｄ／Ａコンバータ１０８は、ＣＰＵ１０２
の制御の下に、ＶＣＯ１０３のＩＮ端子へ５Ｖ及び３．
３Ｖの一方のＤＣ電圧を入力するようになっている。
の制御の下に、ＶＣＯ１０３のＩＮ端子へ５Ｖ及び３．
３Ｖの一方のＤＣ電圧を入力するようになっている。
【００２４】次に、本実施の形態の動作を説明する。
【００２５】ＣＰＵ１０２が、システムの電圧を下げて
省電力モードに入る時には、先ずＤ／Ａコンバータ１０
８に対し、出力信号であるＣＯＮＴＲＯＬ信号の出力電
圧を変化させる。Ｄ／Ａコンバータ１０８は、３．３Ｖ
のＣＯＮＴＲＯＬ信号をＶＣＯ１０３のＩＮ端子に入力
する。ＶＣＯ１０３は、ＩＮ端子への入力電圧により、
発振周波数を下げる。
省電力モードに入る時には、先ずＤ／Ａコンバータ１０
８に対し、出力信号であるＣＯＮＴＲＯＬ信号の出力電
圧を変化させる。Ｄ／Ａコンバータ１０８は、３．３Ｖ
のＣＯＮＴＲＯＬ信号をＶＣＯ１０３のＩＮ端子に入力
する。ＶＣＯ１０３は、ＩＮ端子への入力電圧により、
発振周波数を下げる。
【００２６】次に、ＣＰＵ１０２は、Ｉ／Ｏポート１０
６をアクセスし、ＳＥＬ信号のレベルを“Ｈ”にさせる
と、ＤＣ電源１０１は、ＳＥＬＥＣＴ端子への入力レベ
ルが“Ｈ”になったことより、ＯＵＴＰＵＴ端子のＤＣ
出力電圧を５Ｖから３．３Ｖに変更する。
６をアクセスし、ＳＥＬ信号のレベルを“Ｈ”にさせる
と、ＤＣ電源１０１は、ＳＥＬＥＣＴ端子への入力レベ
ルが“Ｈ”になったことより、ＯＵＴＰＵＴ端子のＤＣ
出力電圧を５Ｖから３．３Ｖに変更する。
【００２７】逆に省電力モードから通常のモードに戻る
には、逆の順番に、先ずＩ／Ｏポート１０６のＳＥＬ信
号のレベルを“Ｌ”にする。次にＤ／Ａコンバータ１０
８のＣＯＮＴＲＯＬ信号の出力電圧を上げ、周波数を元
に戻す。
には、逆の順番に、先ずＩ／Ｏポート１０６のＳＥＬ信
号のレベルを“Ｌ”にする。次にＤ／Ａコンバータ１０
８のＣＯＮＴＲＯＬ信号の出力電圧を上げ、周波数を元
に戻す。
【００２８】このような実施の形態によれば、Ｄ／Ａコ
ンバータ１０８を使用することにより、ＶＣＯ１０３に
対する発振周波数の微調整が可能となる。
ンバータ１０８を使用することにより、ＶＣＯ１０３に
対する発振周波数の微調整が可能となる。
【００２９】以上説明のように本実施例によれば、半導
体デバイスは、その電源電圧が下がると動作速度（アク
セスタイム）が延びる傾向にあるため、省電力モードに
おいて電源電圧を下げた時に、システムクロックの周波
数を下げることにより、その動作を適切に保償すること
ができる。
体デバイスは、その電源電圧が下がると動作速度（アク
セスタイム）が延びる傾向にあるため、省電力モードに
おいて電源電圧を下げた時に、システムクロックの周波
数を下げることにより、その動作を適切に保償すること
ができる。
【００３０】
【発明の効果】以上詳述した本発明によれば、以下の効
果を奏する。
果を奏する。
【００３１】請求項１記載の発明によれば、ＤＣ電源の
出力電圧を変更すると、その出力電圧に比例した発振周
波数に変更するので、電力モードに応じて電力制御を行
うことができ、省電力モードでの省電力の実効を図るこ
とが可能となる。
出力電圧を変更すると、その出力電圧に比例した発振周
波数に変更するので、電力モードに応じて電力制御を行
うことができ、省電力モードでの省電力の実効を図るこ
とが可能となる。
【００３２】請求項２記載の発明によれば、ＤＣ電源の
出力電圧を変更するとともに、発振器の発振周波数を変
更するので、電力モードに応じて電力制御を行うことが
でき、省電力モードでの省電力の実効を図ることが可能
となる。また、発振器への入力電圧を制御することで、
発振周波数の微調整が可能となる。
出力電圧を変更するとともに、発振器の発振周波数を変
更するので、電力モードに応じて電力制御を行うことが
でき、省電力モードでの省電力の実効を図ることが可能
となる。また、発振器への入力電圧を制御することで、
発振周波数の微調整が可能となる。
【００３３】請求項３記載の発明によれば、省電力モー
ドの際に、ＤＣ電源の出力電圧を下げると、発振器はそ
の出力電圧に比例して発振周波数を下げるので、省電力
モードでの省電力の実効を図ることが可能となる。
ドの際に、ＤＣ電源の出力電圧を下げると、発振器はそ
の出力電圧に比例して発振周波数を下げるので、省電力
モードでの省電力の実効を図ることが可能となる。
【００３４】請求項４記載の発明によれば、省電力モー
ドの際に、ＤＣ電源の出力電圧を下げるとともに、発振
器の発振周波数を下げるので、省電力モードでの省電力
の実効を図ることが可能となる。また、発振器への入力
電圧を制御することで、発振周波数の微調整が可能とな
る。
ドの際に、ＤＣ電源の出力電圧を下げるとともに、発振
器の発振周波数を下げるので、省電力モードでの省電力
の実効を図ることが可能となる。また、発振器への入力
電圧を制御することで、発振周波数の微調整が可能とな
る。
【図１】第１の実施の形態の構成を示すブロック図であ
る。
る。
【図２】第１の実施の形態におけるＶＣＯの特性図であ
る。
る。
【図３】第２の実施の形態の構成を示すブロック図であ
る。
る。
１０１ ＤＣ電源 １０２ ＣＰＵ １０３ ＶＣＯ １０４ ＲＯＭ １０５ ＳＲＡＭ １０６ Ｉ／Ｏポート １０７ デコーダ １０８ Ｄ／Ａコンバータ
Claims (4)
- 【請求項１】 入力信号により出力電圧を変更するＤＣ
電源と、 このＤＣ電源の出力電圧に比例した発振周波数に変更す
る発振器と、 電力モードの切換えに基づき、前記ＤＣ電源に信号を入
力してＤＣ電源の出力電圧を変更する制御手段と、 を有することを特徴とする電子機器。 - 【請求項２】 入力信号により出力電圧を変更するＤＣ
電源と、 入力電圧に比例した発振周波数に変更する発振器と、 電力モードの切換えに基づき、前記発振器に電圧を入力
して発振器の発振周波数を変更するとともに、前記ＤＣ
電源に信号を入力してＤＣ電源の出力電圧を変更する制
御手段と、 を有することを特徴とする電子機器。 - 【請求項３】 入力信号により出力電圧を変更するＤＣ
電源と、 このＤＣ電源の出力電圧に比例した発振周波数に変更す
る発振器と、 省電力モードの際に、前記ＤＣ電源に信号を入力してＤ
Ｃ電源の出力電圧を下げる制御手段と、 を有することを特徴とする電子機器。 - 【請求項４】 入力信号により出力電圧を変更するＤＣ
電源と、 入力電圧に比例した発振周波数に変更する発振器と、 省電力モードの際に、前記発振器に電圧を入力して発振
器の発振周波数を下げるとともに、前記ＤＣ電源に信号
を入力してＤＣ電源の出力電圧を下げる制御手段と、 を有することを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7206776A JPH0934581A (ja) | 1995-07-21 | 1995-07-21 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7206776A JPH0934581A (ja) | 1995-07-21 | 1995-07-21 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0934581A true JPH0934581A (ja) | 1997-02-07 |
Family
ID=16528904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7206776A Pending JPH0934581A (ja) | 1995-07-21 | 1995-07-21 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0934581A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005115769A (ja) * | 2003-10-09 | 2005-04-28 | Nec Corp | 情報処理装置 |
| CN107456161A (zh) * | 2017-08-25 | 2017-12-12 | 江苏美的清洁电器股份有限公司 | 吸尘器以及用于吸尘器的电源控制电路 |
-
1995
- 1995-07-21 JP JP7206776A patent/JPH0934581A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005115769A (ja) * | 2003-10-09 | 2005-04-28 | Nec Corp | 情報処理装置 |
| CN107456161A (zh) * | 2017-08-25 | 2017-12-12 | 江苏美的清洁电器股份有限公司 | 吸尘器以及用于吸尘器的电源控制电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3883126B2 (ja) | 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法 | |
| JPH0720968A (ja) | 電圧と周波数を動的に変更することによってコンピュータの消費電力を減少させる方法 | |
| EP1688820A2 (en) | Clock supplying method and information processing apparatus | |
| JPH11353040A (ja) | 電源装置 | |
| EP0515182B1 (en) | Low-power crystal circuit | |
| JPH04274084A (ja) | 基板電位調整装置 | |
| JPH08250983A (ja) | フィードバック・ラッチおよびその方法 | |
| JPH0934581A (ja) | 電子機器 | |
| JPH10149237A (ja) | 半導体回路 | |
| KR100481847B1 (ko) | 전원 관리 기능을 갖는 컴퓨터 시스템 | |
| JP2001344971A (ja) | Ｄｒａｍ搭載半導体集積回路装置 | |
| JPH08211960A (ja) | マイクロコンピュータ | |
| JPH04347535A (ja) | 電源システム | |
| JP2695547B2 (ja) | 復帰入力回路 | |
| JPH0224712A (ja) | データ処理回路 | |
| KR19990048882A (ko) | 절전형 컴퓨터 | |
| KR100480095B1 (ko) | 전원 공급장치의 제어회로 | |
| JPH0527865A (ja) | プロセツサを備えた装置 | |
| JP2000039930A (ja) | 電子機器の低消費電力方式 | |
| JPH0519891A (ja) | 半導体装置 | |
| JPH04134510A (ja) | パーソナルコンピュータ | |
| JPS62257670A (ja) | フロツピ−デイスク装置の制御装置 | |
| JP3098480B2 (ja) | 電源回路 | |
| JPH05324867A (ja) | マイクロコンピュータ | |
| JPS63257995A (ja) | リフレツシユ制御回路 |