JPH03184340A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH03184340A JPH03184340A JP1321518A JP32151889A JPH03184340A JP H03184340 A JPH03184340 A JP H03184340A JP 1321518 A JP1321518 A JP 1321518A JP 32151889 A JP32151889 A JP 32151889A JP H03184340 A JPH03184340 A JP H03184340A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- passivation film
- bonding pad
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000002161 passivation Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims description 19
- 230000000873 masking effect Effects 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 14
- 239000000463 material Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置及びその製造方法に関する。[Detailed description of the invention] (Industrial application field) The present invention relates to a semiconductor device and a method for manufacturing the same.
（従来の技術）
従来技術として、パッシベーション膜としてＰＳＧ膜（
燐を添加したシリコン酸化膜）が用いられているが耐湿
性に問題がある。一方、他の従来技術としてプラズマＣ
ＶＤにより堆積させたシリコン窒化膜（以下、プラズマ
シリコン窒化膜と称する。）が用いられているが、耐湿
性及びナトリウムに対する阻止効果においては優れるが
、アルミニラム配線にストレスマイグレーションを起こ
しやすいという問題がある。なぜならプラズマシ０
リコン窒化膜は１〜０． ５ ＊ １０ ［ｄｙｎ
／ｃｍ２］と高いコンプレッシブな膜応力を有するから
である。(Conventional technology) As a conventional technology, PSG film (
A phosphorous-added silicon oxide film) is used, but it has a problem with moisture resistance. On the other hand, as another conventional technology, plasma C
A silicon nitride film deposited by VD (hereinafter referred to as plasma silicon nitride film) is used, but although it has excellent moisture resistance and sodium blocking effect, it has the problem of easily causing stress migration in aluminum wiring. . This is because the plasma silicon nitride film is 1 to 0. 5 * 10 [dyn
This is because it has a high compressive film stress of /cm2].
そこで、テンサイルな膜応力のＰＳＧ膜とプラズマシリ
コン窒化膜を組み合わせ膜応力を低減した２層構造のパ
ッシベーション膜が提案されている。第３図は、この従
来技術における半導体装置の断面図である。Therefore, a two-layer passivation film has been proposed in which the film stress is reduced by combining a PSG film with tensile film stress and a plasma silicon nitride film. FIG. 3 is a sectional view of a semiconductor device according to this prior art.
まず、半導体基板３１上に絶縁膜３２を介してボンディ
ングパット３５を形成する。モしてＰＳＧ膜３膜上３の
膜上にプラズマシリコン窒化膜３４を堆積させることに
より２層構造のパッシベーション膜を形成する。このパ
ッシベーション膜のボンディングパットの開孔は写真蝕
刻法により行われる。まずフォトレジストでパターニン
グを行い、上層膜であるプラズマシリコン窒化膜３４を
エツチングする。エツチングはＣＦ４＋０２ガスでケミ
カルドライエツチング法（以下、ＣＤＥ法と称する。）
により行われる。First, a bonding pad 35 is formed on a semiconductor substrate 31 with an insulating film 32 interposed therebetween. Then, a plasma silicon nitride film 34 is deposited on the PSG film 3 to form a two-layer passivation film. The bonding pad holes in this passivation film are formed by photolithography. First, patterning is performed using photoresist, and the plasma silicon nitride film 34, which is the upper layer film, is etched. Etching is a chemical dry etching method (hereinafter referred to as CDE method) using CF4+02 gas.
This is done by
次にＮ Ｈａ Ｆ ＋ ＣＨ３ＣＯＯＨの混合溶液によ
りＰＳＧ膜３膜上３ツチングし、最後にフォトレジスト
を除去する。Next, a mixed solution of N Ha F + CH3COOH is applied to the PSG film 3, and finally the photoresist is removed.
この図かられかるようにＰＳＧ膜３膜上３ける孔はプラ
ズマシリコン窒化膜３４における孔よりも大きくなって
いて、断面から見るとちょうどプラズマシリコン窒化膜
３４の一部がＰＳＧＨ３３上にひさし状に突出した部分
Ａとなっている。これは、ＰＳＧ膜３膜上３ツチング溶
液であるＮＨ４Ｆ＋ＣＨ３ＣＯ０Ｈの混合溶液は、プラ
ズマシリコン窒化膜３４に対し、エツチングレートが遅
いことにより生じる現象である。As can be seen from this figure, the holes on the PSG film 3 are larger than the holes in the plasma silicon nitride film 34, and when viewed from the cross section, a part of the plasma silicon nitride film 34 just extends over the PSGH 33. Part A stands out. This is a phenomenon that occurs because the mixed solution of NH4F+CH3COOH, which is the etching solution for the PSG film 3, has a slow etching rate with respect to the plasma silicon nitride film 34.
このような場合においてボンディングパット３５にボン
ディングを行うと第４図のようにボンディングワイヤー
３６が上層膜のプラズマシリコン窒化膜３４に接触する
ことによりこの膜のひさし状に突出した部分Ａに亀裂部
分Ｂを生じさせたり、または割れて不要物Ｃが発生させ
たりするおそれがある。従って、例えばＦＲＯＭやＣＣ
Ｄ （電荷結合デバイス）のように光学的手段を用いる
デバイスにおいて受光部分にこの不要物Ｃが移転するこ
とによりその部分の紫外線や可視光線の通過を妨げ、妨
げられた部分のメモリセルの消去が不可能となったり、
動作しなくなったりする。かかる状態は工場における検
査時において、すでに不要物Ｃとして受光部分に存在す
れば動作不良としてチエツクできる。しかし、不要物Ｃ
は発生していないが亀裂が生じた程度の状態（亀裂部分
Ｂ）、或いは受光部分以外の場所に不要物Ｃが存在する
場合は、この検査時にチエツクできない。ところが、工
場出荷後のユーザーの使用において衝撃等の外的要因に
より亀裂部分Ｂが割れ不要物Ｃとなったり、或いは、受
光部分以外に存在する不要物Ｃがメモリセル上に移動し
たりすることにより後発的に動作不良となるおそれがあ
る。In such a case, when bonding is performed on the bonding pad 35, the bonding wire 36 comes into contact with the upper plasma silicon nitride film 34, as shown in FIG. There is a risk that the product may cause damage or break and generate unnecessary materials C. Therefore, for example FROM or CC
In a device that uses optical means, such as a charge-coupled device (D), when this unnecessary material C is transferred to the light-receiving part, it blocks the passage of ultraviolet rays and visible light to that part, and erases the memory cells in the blocked part. becomes impossible or
It may stop working. Such a state can be checked as a malfunction if it is already present in the light-receiving portion as unnecessary material C during inspection at the factory. However, unnecessary items C
If there is no cracking but a crack has formed (crack part B), or if unnecessary material C is present in a location other than the light receiving part, it cannot be checked during this inspection. However, during use by the user after shipment from the factory, external factors such as impact may cause the cracked portion B to break and become unnecessary material C, or unnecessary material C existing outside the light-receiving portion may move onto the memory cell. This may result in subsequent malfunction.
（発明が解決しようとする課題）
このように従来技術においてはボンディングパットで発
生する不要物による不良モードの発生という問題があっ
た。本発明は上記のような従来技術の欠点を除去し、ボ
ンディングにおける不要物の発生を防止することを目的
とするものである。(Problems to be Solved by the Invention) As described above, in the prior art, there is a problem in that a failure mode occurs due to unnecessary materials generated in the bonding pad. The present invention aims to eliminate the drawbacks of the prior art as described above and to prevent the generation of unnecessary materials during bonding.
［発明の構成］
（課題を解決するための手段）
上記目的を達成するために、本発明は半導体基板上に絶
縁膜を介し形成されたボンディングパットと、このボン
ディングパットの一部及び絶縁膜を覆い、かつボンディ
ングパット上に孔を有する第一のパッシベーション膜と
、この第一のパッシベーション膜の膜上にあり、この孔
と同じ又は大きい径を有する孔を有し、かつ第一のパッ
シベーション膜上にある第二のパッシベーション膜とを
有することを特徴とする半導体装置を提供するものであ
る。[Structure of the Invention] (Means for Solving the Problem) In order to achieve the above object, the present invention provides a bonding pad formed on a semiconductor substrate with an insulating film interposed therebetween, and a part of the bonding pad and the insulating film. a first passivation film that covers and has a hole on the bonding pad, and a hole that is on the first passivation film and has the same or larger diameter as the hole and on the first passivation film. The present invention provides a semiconductor device characterized in that it has a second passivation film.
また、半導体基板上に絶縁膜を介して第一のパッシベー
ション膜と第二のパッシベーション膜を順次形成する工
程と、この第二のパッシベーション膜上にレジストパタ
ーンを形成する工程と、このレジストパターンをマスク
として前記第二のパッシベーション膜をエツチングする
工程と、前記レジストパターンをマスクとしてこのエツ
チングより横方向のエツチングが少ないエツチング法を
用いることにより前記第一のパッシベーション膜をエツ
チングする工程とを有することを特徴とする半導体装置
の製造方法を提供する。The process also includes a step of sequentially forming a first passivation film and a second passivation film on the semiconductor substrate via an insulating film, a step of forming a resist pattern on the second passivation film, and a step of masking the resist pattern. and a step of etching the first passivation film by using the resist pattern as a mask and using an etching method that causes less lateral etching than this etching. A method for manufacturing a semiconductor device is provided.
（作用）
この様に、構成されたものにおいては、ボンディングパ
ット上にある第一のパッシベーション膜のボンディング
パットの孔と同じ又は大きい孔が第二のパッシベーショ
ン膜上にあるため、第二のパッシベーション膜の突出部
分を生じさせることがない。従って、第一のパッシベー
ション膜と第二のパッシベーション膜のエツチングに同
じマスクを用い、かつ第一のパッシベーション膜のエツ
チングにおいては、第二のパッシベーション膜に用いら
れるエツチング法より横方向のエツチングが少ないエツ
チング法を用いるため第二のパッシベーション膜の孔よ
り径の小さい孔が作成できる。(Function) In the structure configured in this way, since the second passivation film has holes that are the same as or larger than the holes of the bonding pad of the first passivation film on the bonding pad, the second passivation film There will be no protruding parts. Therefore, the same mask is used for etching the first passivation film and the second passivation film, and the etching method for the first passivation film involves less lateral etching than the etching method used for the second passivation film. Since the method is used, pores with a smaller diameter than the pores of the second passivation film can be created.
（実施例）
本発明の第一の実施例を説明する。第１図（ａ）〜（ｃ
）は本実施例における半導体装置の製造方法の各工程の
断面図である。半導体基板１１上に絶縁膜１２を介し、
ボンディングパット１５を形成する。そして、第一のパ
ッシベーション膜であるＰＳＧ膜１膜上３積させ、その
上に第二のパッシベーション膜であるプラズマシリコン
窒化膜１４を堆積させる。そして、その上にバターニン
グされたフォトレジスト１７を乗せる（第１図（ａ））
。(Example) A first example of the present invention will be described. Figure 1 (a) to (c)
) are cross-sectional views of each step of the method for manufacturing a semiconductor device in this example. on the semiconductor substrate 11 via the insulating film 12,
A bonding pad 15 is formed. Then, three layers are deposited on the PSG film 1, which is the first passivation film, and a plasma silicon nitride film 14, which is the second passivation film, is deposited thereon. Then, a patterned photoresist 17 is placed on top of it (Fig. 1(a)).
.
次にこのフォトレジスト１７をマスクにＲＩＥ法により
プラズマシリコン窒化膜１４及びＰＳＧ膜１膜上３ツチ
ングする（第１図（ｂ））。その後、フォトレジスト１
７を除去し、ボンディングによりボンディングワイヤー
１６をボンディングパット１５に接着する（第１図（Ｃ
））。Next, using this photoresist 17 as a mask, the plasma silicon nitride film 14 and the PSG film 1 are etched three times by the RIE method (FIG. 1(b)). After that, photoresist 1
7 is removed, and the bonding wire 16 is bonded to the bonding pad 15 by bonding (see Figure 1 (C).
)).
このように、フォトレジスト１７をマスクにＲＩＥ法を
用いてＰＳＧ膜１膜上３ラズマシリコン窒化膜１４をエ
ツチングするため、ボンディングパット１５上のＰｓ６
１３の孔とプラズマシリコン窒化膜１４の孔とが同じ大
きさとなる。In this way, in order to etch the plasma silicon nitride film 14 on the PSG film 1 using the RIE method using the photoresist 17 as a mask, the Ps6 on the bonding pad 15 is etched.
The holes 13 and the holes in the plasma silicon nitride film 14 have the same size.
従って、半導体基板１１上にあるボンディングパット１
５と、このボンディングパット１５の一部及び前記基板
１１を覆い、かつボンディングパット１５上に孔を有す
るＰＳＧ膜１膜上３このＰＳＧ膜１膜上３上にあり、こ
の孔と同じ大きさの径を有する孔を有し、かつＰＳＧ膜
１膜上３上るプラズマシリコン窒化膜１４とから構成さ
れる半導体装置においては、プラズマシリコン窒化膜１
４に亀裂が生じさせたり、破損することなくボンディン
グワイヤー１６をボンディングパット１５に接着するこ
とができる。Therefore, the bonding pad 1 on the semiconductor substrate 11
5 and 3 on the PSG film 1 which covers a part of this bonding pad 15 and the substrate 11 and has a hole on the bonding pad 15 and is on this PSG film 1 and has the same size as this hole. In a semiconductor device having a hole having a diameter and having a plasma silicon nitride film 14 extending over the PSG film 1, the plasma silicon nitride film 1
The bonding wire 16 can be bonded to the bonding pad 15 without causing cracks or damage to the bonding pad 4.
このため不要物の発生を回避することができ、ＦＲＯＭ
、ＣＣＤ等の光学的手段を用いるデバイスにおいて、受
光部分に不要物が存在することによりその部分の紫外線
や可視光線の通過を妨げられメモリセルの消去が不可能
となる事態を有効に防止でき、かつ動作不良をも防ぐこ
とができる。Therefore, generation of unnecessary materials can be avoided, and FROM
In a device using optical means such as a CCD, it is possible to effectively prevent a situation where the presence of an unnecessary substance in the light receiving part blocks the passage of ultraviolet rays or visible light in that part, making it impossible to erase the memory cell. Moreover, malfunctions can also be prevented.
本発明の第二の実施例について述べる。第２図（ａ）〜
（ｄ）は、本実施例における半導体装置の製造方法の各
工程の断面図である。半導体基板２１上に絶縁膜２２を
介して、ボンディングパット２５を形成する。そして、
第一のパッシベーション膜であるＰＳＧ膜２３、その上
に第二のパッシベーション膜であるプラズマシリコン窒
化膜２４を順次形成し、その上にバターニングされたフ
ォトレジスト２７を乗せる（第２図（ａ）〉。次にこの
フォトレジスト２７をマスクにＣＤＥ法によりプラズマ
シリコン窒化膜２４をエツチングする（第２図（ｂ））
。そして、同じフォトレジスト２７をマスクとして用い
ＲＩＥ法によりＰＳＧ膜２３をエツチングする（第２図
（Ｃ〉）。その後、フォトレジスト２７を除去し、ボン
ディングによりボンディングワイヤー２６をボンディン
グパット２５に接着する（第２図（ｄ〉）。A second embodiment of the present invention will be described. Figure 2(a)~
(d) is a cross-sectional view of each step of the method for manufacturing a semiconductor device in this example. A bonding pad 25 is formed on a semiconductor substrate 21 with an insulating film 22 interposed therebetween. and,
A PSG film 23, which is a first passivation film, and a plasma silicon nitride film 24, which is a second passivation film, are sequentially formed on the PSG film 23, and a patterned photoresist 27 is placed on top of the PSG film 23 (FIG. 2(a)). > Next, using this photoresist 27 as a mask, the plasma silicon nitride film 24 is etched by the CDE method (FIG. 2(b)).
. Then, the PSG film 23 is etched by RIE using the same photoresist 27 as a mask (FIG. 2 (C)). After that, the photoresist 27 is removed and the bonding wire 26 is bonded to the bonding pad 25 by bonding ( Figure 2 (d>).
このように、フォトレジスト２７をマスクにまず等方性
を有するＣＤＥ法を用いてプラズマシリコン窒化膜２４
をエツチングするため、プラズマシリコン窒化膜２４は
、横方向にもエツチングが進行する。次に同じフォトレ
ジスト２７をマスクとして用いて、異方性を有するＲＩ
Ｅ法によりＰＳＧ膜２３をエツチングする。このエツチ
ングは、主に縦方向にエツチングが進行するため、ボン
ディングパット２５上のプラズマシリコン窒化膜２４の
孔は、ＰＳＧ膜２膜上３れより大きくなる。In this way, using the photoresist 27 as a mask, the plasma silicon nitride film 24 is first formed using the isotropic CDE method.
Because of this etching, the etching of the plasma silicon nitride film 24 also progresses in the lateral direction. Next, using the same photoresist 27 as a mask, the anisotropic RI
The PSG film 23 is etched using the E method. Since this etching mainly proceeds in the vertical direction, the holes in the plasma silicon nitride film 24 on the bonding pads 25 are larger than those on the PSG films 2 and 3.
従って、半導体基板２１上にあるボンディングパット２
５と、このボンディングパット２５の一部及び前記基板
２１を覆い、かつボンディングパット１５上に孔を有す
るＰＳＧ膜２膜上３この第一のＰＳＧ膜２膜上３上にあ
り、この孔より大きい径を有する孔を有し、かつＰＳＧ
膜２膜上３上るプラズマシリコン窒化膜２４とから構成
される半導体装置においては、ボンディングワイヤー２
６をボンディングパット２５に接着するボンディング時
においても、プラズマシリコン窒化膜膜２４の突出した
部分の破損等を防止することができる。Therefore, the bonding pad 2 on the semiconductor substrate 21
5, a PSG film 2 which covers a part of this bonding pad 25 and the substrate 21 and has a hole on the bonding pad 15; has a hole with a diameter, and PSG
In a semiconductor device composed of a plasma silicon nitride film 24 on film 2 and film 3, bonding wire 2
Even during bonding in which the plasma silicon nitride film 24 is bonded to the bonding pad 25, damage to the protruding portion of the plasma silicon nitride film 24 can be prevented.
このような不要物の発生の防止から、第一の実施例と同
様、ＦＲＯＭ等の動作不良を防止できる。By preventing the generation of such unnecessary materials, malfunctions of the FROM, etc. can be prevented, as in the first embodiment.
なお、本実施例においては第一のパッシベーション膜と
してＰＳＧ膜を、第二のパッシベーション膜としてプラ
ズマシリコン窒化膜を用いたが、これに限定されるもの
ではなく、この他にも、第一のパッシベーション膜とし
てプラズマシリコン窒化膜を、第二のパッシベーション
膜としてシリコン酸化膜を用いた場合、また第一のパッ
シベーション膜としてシリコン酸化膜を、第二のパッシ
ベーション膜としてＰＳＧ膜を用いた場合においても同
様の効果を奏することができる。なお、この場合シリコ
ン酸化膜はプラズマＣＶＤ法にて形成する。In this example, a PSG film was used as the first passivation film, and a plasma silicon nitride film was used as the second passivation film, but the present invention is not limited to these. The same applies when a plasma silicon nitride film is used as the film and a silicon oxide film is used as the second passivation film, or when a silicon oxide film is used as the first passivation film and a PSG film is used as the second passivation film. It can be effective. In this case, the silicon oxide film is formed by plasma CVD.
［発明の効果］
この様に、ボンディング時における第二のパッシベーシ
ョン膜の突出部分の破損や亀裂による不要物の発生を防
止が可能となることから、光学的手段を用いるデバイス
に受光部分に不要物が存在することによる動作不良を有
効に防ぐことができ、半導体装置の信頼性の向上、歩留
り向上を図ることができる。[Effects of the Invention] In this way, it is possible to prevent the generation of unnecessary materials due to damage or cracks in the protruding portion of the second passivation film during bonding. It is possible to effectively prevent malfunctions caused by the presence of the semiconductor device, thereby improving the reliability and yield of the semiconductor device.
なお、本実施例において第１の膜としてＰＳＧ。Note that in this example, PSG was used as the first film.
第２の膜としてプラズマシリコン窒化膜を用いて説明し
たが、これに限定されるものではない。例えば第２の膜
としてアンド−ブトシリコン酸化膜であっても良い。さ
らに、２層構造について説明したがこれに限定されるも
のではなく、３層構造でも良い。Although the description has been made using a plasma silicon nitride film as the second film, the present invention is not limited to this. For example, the second film may be an unbuttoned silicon oxide film. Further, although a two-layer structure has been described, the present invention is not limited to this, and a three-layer structure may also be used.
第１図は本発明の第一の実施例のおける半導体装置の製
造方法を示す工程図、第２図は本発明の第二の実施例に
おける半導体装置の製造方法を示す工程図、第３図は従
来技術の半導体装置の断面図、第４図はこの従来技術に
おける半導体装置のボンディング後の断面図である。
１１．２１．３１・・・・・・半導体基板、１２．２２
．３２・・・・・・絶縁膜、１３．２３．３３・・・・
・・ＰＳＧ膜、１４．２４．３４・・・・・・プラズマ
シリコン窒化膜、１５．２５．３５・・・・・・ボンデ
ィングパット、１６．２６．３６・・・・・・ボンディ
ングワイヤー１７．２７・・・・・・フォトレジスト。FIG. 1 is a process diagram showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention, FIG. 2 is a process diagram showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention, and FIG. 4 is a cross-sectional view of a conventional semiconductor device, and FIG. 4 is a cross-sectional view of the conventional semiconductor device after bonding. 11.21.31...Semiconductor substrate, 12.22
．． 32... Insulating film, 13.23.33...
... PSG film, 14.24.34 ... Plasma silicon nitride film, 15.25.35 ... Bonding pad, 16.26.36 ... Bonding wire 17. 27...Photoresist.
Claims (2)
ットと、 このボンディングパットの一部及び前記絶縁膜を覆い、
かつボンディングパット上に孔を有する第一のパッシベ
ーション膜と、 この第一のパッシベーション膜の孔上にあり、この孔と
同じ又は大きい径を有する孔を有し、かつ第一のパッシ
ベーション膜上にある第二のパッシベーション膜と を有することを特徴とする半導体装置。(1) a semiconductor substrate, a bonding pad formed on this substrate via an insulating film, and covering a part of this bonding pad and the insulating film;
a first passivation film having a hole on the bonding pad; A semiconductor device comprising: a second passivation film.
ョン膜と第二のパッシベーション膜を順次形成する工程
と、 この第二のパッシベーション膜上にレジストパターンを
形成する工程と、 このレジストパターンをマスクとして前記第二のパッシ
ベーション膜をエッチングする工程と、前記レジストを
マスクとしてこのエッチングより横方向のエッチングが
少ないエッチング法を用いることにより前記第一のパッ
シベーション膜をエッチングする工程と を有することを特徴とする半導体装置の製造方法。(2) A step of sequentially forming a first passivation film and a second passivation film on a semiconductor substrate via an insulating film, a step of forming a resist pattern on this second passivation film, and a step of masking this resist pattern. a step of etching the second passivation film; and a step of etching the first passivation film by using an etching method that causes less lateral etching than this etching using the resist as a mask. A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1321518A JPH03184340A (en) | 1989-12-13 | 1989-12-13 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1321518A JPH03184340A (en) | 1989-12-13 | 1989-12-13 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03184340A true JPH03184340A (en) | 1991-08-12 |
Family
ID=18133464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1321518A Pending JPH03184340A (en) | 1989-12-13 | 1989-12-13 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03184340A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5430329A (en) * | 1991-01-29 | 1995-07-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with bonding pad electrode |
| KR960002734A (en) * | 1994-06-15 | 1996-01-26 | 문정환 | Semiconductor thin film device |
| US5898226A (en) * | 1995-12-30 | 1999-04-27 | Samsung Electronics Co., Ltd. | Semiconductor chip having a bonding window smaller than a wire ball |
-
1989
- 1989-12-13 JP JP1321518A patent/JPH03184340A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5430329A (en) * | 1991-01-29 | 1995-07-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with bonding pad electrode |
| KR960002734A (en) * | 1994-06-15 | 1996-01-26 | 문정환 | Semiconductor thin film device |
| US5898226A (en) * | 1995-12-30 | 1999-04-27 | Samsung Electronics Co., Ltd. | Semiconductor chip having a bonding window smaller than a wire ball |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| TW201501228A (en) | Apparatus and method for preventing stiction of mems devices encapsulated by active circuitry | |
| CN104425453A (en) | 3DIC interconnect apparatus and method | |
| KR970018419A (en) | Semiconductor fuse device and forming method thereof and semiconductor igniter device and forming method thereof | |
| US20070082475A1 (en) | Method for forming bonding pad and semiconductor device having the bonding pad formed thereby | |
| KR940016687A (en) | Semiconductor connecting device and manufacturing method thereof | |
| JP6688490B2 (en) | Electronic device and manufacturing method thereof | |
| JP6843570B2 (en) | Manufacturing method of semiconductor devices | |
| JPH03184340A (en) | Semiconductor device and manufacture thereof | |
| JP4248355B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JPH0774246A (en) | Semiconductor device and fabrication thereof | |
| CN109422234A (en) | Test structure and its manufacturing method | |
| US6096579A (en) | Method for controlling the thickness of a passivation layer on a semiconductor device | |
| JP2002324797A (en) | Semiconductor device and method of manufacturing the same | |
| KR100734250B1 (en) | Bonding pad of semiconductor device having step and method of manufacturing same | |
| JPS63276246A (en) | Semiconductor device | |
| JPS613431A (en) | Semiconductor device with multilayer interconnection and manufacture thereof | |
| JPH0799198A (en) | Manufacture for semiconductor device | |
| KR20030050790A (en) | Method for fabricating pad region and fuse region of semiconductor | |
| JPS644662B2 (en) | ||
| KR20070105827A (en) | Manufacturing method of semiconductor device with repair fuse | |
| JP2770398B2 (en) | Method of forming contact hole | |
| KR100758496B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH031539A (en) | Manufacture of semiconductor device | |
| KR100286291B1 (en) | Bonding pad formation method of two-layer structure device |