JPH03165629A - 信号変調装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産業上の利用分野 本発明は信号変調装置に関するものである。

口、従来技術 最近、例えば音響計測等に好適ないわゆるΔ−Σ変調方
弐と呼ばれるＡＤ（アナログ−ディジタル）、ＤＡ（デ
ィジタル−アナログ）変換技術が注目されてきているが
、これはオーバサンフ゛リング方式を採用したものであ
って、量子化雑音のスペクトル分布を高周波数域に集中
させることにょって低周波数域（例えば人間の可聴域で
ある２０ＫＨｚ前後の周波数域）で十分なダイナミック
レンジを得るものである。上記したΔ−Σ変調方式の詳
細な説明については、例えば日経エレクトロニクス１９
８８、８．８　（Ｎα４５３）における２１６ページか
ら２２０ページ或いはラジオ技術ＳＥＰ、１９８７にお
ける３７ページから４４ページにおいて夫々詳しく記載
されているので、ここでは詳細な説明については省略す
る。

即ち、Δ−Σ変調器は、第２０図に示すように、その内
部に持つ量子化器（以後、局部量子化器と呼ぶ）３０に
おいて発生する量子化雑音を微分し、それによって量子
化雑音が抑圧される低域において少ないビット数で所望
のダイナミックレンジを得るものである。そして、人力
をＸ、出力をＹ、友 局部量子化器３０の雑音をＱとするとｋｌ’）のΔ−Σ
変調器の伝達特性は以下に示す（１）式で表される。

Ｙ＝Ｘ＋（１−Ｚ−’）”−Ｑ・・・・・・・・・（１
）（１）式で示されるΔ−Σ変調器実現方法は様々であ
るが、ここでは最終出力が（１）式となるものをすぺて
Δ−Σ変調器という。なお、（１）式における（１−Ｚ
−’）’は微分特性を示すものであって、また、局部量
子化器は、直線量子化特性を持ち、２″値の量子化値を
持つとすると、この２″値はｍビットにエンコードでき
る。また、局部量子化器３０の動作は、第２０図に示す
ように、その入力Ｘ１に量子化雑音Ｑを付加することと
等価であるので、この例ではＹ＝Ｘ、＋Ｑとなる。

ここで、局部−量子化器３０の量子化ステップ幅の大き
さをΔとして、量子化雑音Ｑは必ず±Δ／２の範囲に分
布するという条件のもとで考える。そうすると局部量子
化器３０の許容人力は２″′Δ（Ｐ−Ｐ）となり、その
局部量子化器３０の入力Ｘ１は、入力Ｘとフィードバッ
クされてくる一Ｑ−Ｈ（Ｚ）の和となる（但し、Ｐ−Ｐ
はｐｅａｋ　ｔｏ　ｐｅａｋである。）。また、 −Ｑ−Ｈ（Ｚ）　＝−Ｑ・（１−（１−Ｚ−’）Ｋ）の
した条件は成立する。

そして、量子化雑音Ｑを±Δ／２の範囲に分布する白色
雑音とみなすと、そのパワー（量子化雑音電力）はΔ’
／１２となる。また、Δ−Σ変調器の動作クロック（サ
ンプリング周波数）をｆｓとすれば、上記のパワーはｆ
ｓ／２（ナイキスト周波数）までの帯域に一様分布して
いると考えられるので、そのパワー密度はΔ／１２・２
／ｆｓである。

一方、微分特性（１−Ｚ−’）ｋの振幅特性は、２Ｘｔ
／ｆ寥 ｚ　−１＝　ｅ−ｊ　　　　とおくと １１−　Ｚ”）ｋｌ　＝　２”−５ｉｎ’（πｆ　／　
ｆ　ｓ）となり、微分された量子化雑音（１−Ｚ−’）
１ＱのスペクトルＮｆは、 Ｎ　ｆ　＝２’−５ｉｎ’（πｆ　／　ｒ　ｓ）、Ａ／
１２丁２／ゴとなる。そして、この式で示されるスペク
トルＮｆは第２１図に示すような曲線となる。なお、こ
こでの入力Ｘは正弦波を仮定している。

上述したΔ−Σ変調器の具体的な内部構成の一例を第２
２図において説明する。

第２２図に示すように、この例ではいわゆる３次８値の
Δ−Σ変調器４として構成されている。

即ち、Δ−Σ変調器４は、図に示すように、７個のスレ
・ンショルド値保持用レジスタ（ＴＨＲｌ、・。

・・・ＴＨＲ７）からなるレジスタ部３５の各スレッシ
ョルド値（ＴＨＬＩ・・・・・・ＴＨＬ７）と、人力さ
れたデータとを夫々比較して、その結果を所定のフラグ
値（ｆｌ・・・・・・ｆ７）として出力する７個の比較
器（ＣＯＭＰＩ・・・・・・ＧＯＭＰ７）からなる比較
回路部２０と、この比較回路部２０において出力される
各フラグＩａ（ｆｌ・・・・・・ｆ７）のエンコードを
行って所定の出力値とするエンコーダ部２１と、比較回
路部２０における各フラグ値（ｆｌ・・・・・・ｆ７）
によって、上記各スレッショルド値に対応した８個の量
子化値保持用レジスタ（ＱＬＲＩ・・・・・・ＱＬＲ８
）からなるレジスタ部３４の各量子化値（ＱＬＩ・・・
・・・ＱＬ８）のうちの１つの値を選択するセレクタ部
２２とで構成された量子化器３０と、３つの遅延レジス
タＲと、夫々係数の異なる（この例ではｌ、−３，３）
乗算器２６ａ及び夫々の乗算器２６ａの出力を加算する
加算２Ｗ２６ｂとからなる量子化雑音微分用フィルタ２
６とによって主に構成されている。

上述したΔ−Σ変調器４の動作を説明すると、まず、ｉ
ビットの入力データＸ（この例ではディジタル信号）は
、量子化微分用フィルタ２６によって単位時間遅れ要素
Ｚ−１を通った後、係数を乗せられたデータが加算され
て例えばｉ＋３ビットの入力データＸｌとなる。なお、
この例では上記入力データＸ、のダイナミックレンジを
おとさないように例えば３ビツト増加するようにしてい
る。

そして、ｉ＋３ビットとなった入力データＸ１は、各々
の比較器（ＣＯＭＰｌ・・・・・・ＣＯＭＰ７）に入力
される信号となり、スレッショルドレベル用レジスタ部
３５における各スレッシボルドレベル（ＴＨＬｌ・・・
・・・ＴＨＬ７）と比較回路部２０において比較され、
その結果を比較フラグ値（［１・・・・・・［７）とし
て、入力Ｘｌの値より大きければ０、小さければ１を出
力する。そして、この時の比較フラグ値（「１・・・・
・・ｆ７）をエンコーダ部２１を通し、ここでは３ビツ
トの出力Ｙとしている。

また、比較フラグ値（［１・・・・・・ｆ７）は、セレ
フタ２２にも入力され、そのセレクタ２２は、比較フラ
グ値（ｆｌ・・・・・・［７）の値を読み、量子化レベ
ル用レジスタ部３４の中から、正しい値を出力する。そ
して、その出力されたデータが、ｉ＋３ビットの入力デ
ータＸ１から減算されたｉビットのデータとなって量子
化雑音微分用フィルタ２６に入り、さらにそのｉビット
のデータが量子化雑音微分用フィルタ２６において夫々
単位時間遅れ要素Ｚ−１を通り係数を乗せ゛られて人力
データＸに加算される。即ち、上述した各動作を入力Ｘ
の値に応じて繰返すことによって所定の出力データＹ（
この例では３ビツトの出力データ）を得ている。

ここで、第２３図において上述したΔ−Σ変調器４を用
いたＣＤ（コンパクト・ディスク）用のステレオ・シス
テム（再生系）について説明し、その問題点を述べる。

なお、この例の方式とほぼ同様の方式のものが例えばラ
ジオ技術（１９８８年５月号）の１４０〜１４３ページ
において示されているので、ここでは詳細については説
明を省略する。

即ち、第２３図に示すように、ＣＤ１からの例えば１６
ビツトの音声信号はディジタルイコライザ２により周波
数特性をかえられ、例えば１８ビツトの音声信号となる
。その後に、乗算器によるボリューム８により、この１
８ビツトのデータビットは例えば９ビツトの係数を掛け
られて２７ビツトになる。

これは乗算を行うときに乗算により増えるビットを切り
捨てたりすると、係数の小さいとき、即ち、ボリューム
をしぼったときの出力のＳ／Ｎ比が入力よりも悪化する
事を防ぐため１８ビツトからビット数を上げただ〃であ
る。次に、この２７ビツトのデータにオーバーサンプリ
ングフィルタ３を用いて、オーバーサンプリングを行い
、サンプリング周波数を上げた後、Δ−Σ変調器４を用
いて、ビット数を減らし、３ビツトのデータとする。そ
して、そのデータは、３ビツト高速ＤＡＣ５によってア
ナログ信号に戻した後、パワーアンプ６を用いてデータ
を増幅してスピーカ７から音を出している。

上述したステレオ・システムでは、ＣＤＩからの１６ビ
ツトの音声信号は乗算器によるボリューム８に入力する
外部の操作キーを用いて音量を太きく、または小さくす
ることができる。つまり、操作キーからの出力信号は、
マイコン１ｏに入力されてデータ信号処理をされた後、
シリアルコントロール信号がマイコン１０から出力され
、さらにこのシリアルコントロール信号がボリューム８
に入って乗算が行われるように構成されている。

以上に説明したステレオ・システムにおいては上述した
ように、通常、ボリューム８は、乗算器等によって構成
されているため、回路規模や計算回数が大きくなり、ハ
ード的、ソフト的に負担となりかねないという問題点が
ある。

ハ３発明の目的 本発明の目的は、ハード的、ソフト的に負担となる乗算
器等をなくして回路規模の小さいシステム（例えばステ
レオ・システム）を実現できる信号変調装置を提供する
ことにある。

二０発明の構成 即ち、本発明は、入力信号を量子化して所定の出力信号
として出力する量子化器と、この縫子化器における量子
化ステップ幅を制御信号に対応して変化させるように構
成された制御回路部とを有する信号変調装置に係るもの
である。

ホ、実施例 以下、本発明の詳細な説明する。

本件の発明者は、上記のような問題を考え、解決するた
めに、変調器の外部で信号をコントロールするのではな
く（例えば上述したように乗算器等によりボリュームを
コントロールするのではなく）、変調器内部の局部量子
化器の量子化ステップ幅デルタを変えて、その変化量に
応じて、局部量子化器の出力を正規化することによって
、出力中の入力信号成分の振幅等をコントロールする（
即ち、ボリュームのコントロールをする）ことを考えた
。

第１図〜第１９図は、本発明をΔ−Σ変調器に適用した
例を示すものである。

まず、第１６図〜第１９図において本実施例の理論的な
根拠を説明する。

第１６回は、上述した第２０図において示したに次のΔ
−Σ変調器において用いられる２ｆｌ値の局部量子化器
３０の量子化特性を示すものであって、量子化ステップ
幅はΔ、量子化値（出力Ｙ）は±Δ／２、±３Δ／２、
・・・・・・、±（２Ｍ−１）Δ／２の２１値、スレッ
ショルドレベルは０、±Δ、±２Δ、・・・・・・、±
（２’−’−１）Δの２１−１値である。そして、この
とき、上述したように、Δ−Σ変調器の伝達関数は Ｙ＝Ｘ＋（’１−Ｚ−’）１Ｑ・・・・・・・・・（１
）と表せ、また、量子化雑音Ｑが必ず±Δ／２内に分布
する白色雑音とみなしてそのスペクトルＮｆは Ｎ　ｆ　＝２’５ｉｎｋ（ｘ　ｆ／　ｒ　ｓＬ　Ａ／１
２薯汀〒ｓ　−−−−−−−−−（と表される（第２０
図及び第２１図参照）。

ここで、入力Ｘはそのままで、量子化ステップ幅Δをａ
倍、つまりａ・Δ（但し、ａ＞１）とし、この時の量子
化雑音をＱ′、出力をＹ′とすると、（１）式と同様に Ｙ’＝Ｘ＋　（１−Ｚ−’）　”−Ｑ’・・・町・・（
３）が成り立つ。

そして、Ｑ′は±ａ・Δ／２内に分布し、また、量子化
値（出力Ｙ’）は±ａ・Δ／２、±３ａ・Δ／２、・・
・・・・、±（２”−１）ａ・Δ／２の２″値、スレッ
ショルドレベルは０１±ａ・Δ、±２ａ・Δ、・・・・
・・±（２″’−１）ａ・Δの２１−１値と夫々上述し
た値のａ倍の値となる。なお、参考のために第１７図に
はａ＝２のときの量子化特性を示しである。

ここで、上述した（１）式と（３）式とを比べると、Ｙ
とＹ′が２°値をとることは同じであるが、ＹはＹのａ
倍の値をとり、Ｘはどちらも同じである。また、ＱＧ′
！、Ｑのａ倍の範囲に分布する白色雑音とみなせる。そ
こで、（３）式の両辺をａで割ってみればｙ′／ａ　−
Ｘ／　ａ　＋（１−Ｚ−’）−Ｑ／ａ　・・・・・・−
（４）となり、Ｙ７ａのとりうる２°値は、Ｙと同じに
なる。また、Ｑ’／ａは±Δ／２に分布する白色雑音と
みなせて、Ｑと等価である。つまり、（１）式と（４）
式を比べれば、出力はどちらも±Δ／２、±３Δ／２、
・・・・・・、±（２′″−１）Δ／２の２″′値をと
り、量子化雑音のスペクトルも同じだが、入力Ｘが（４
）式では１　／　ａ倍になって出力に現れている。これ
は量子化ステップ幅Δをａ倍にして、それに応じて出力
を１　／　ａ倍にする（つまり正規化する）ことによっ
て量子化雑音スペクトルを変えずに、出力中の入力信号
成分の振幅を１　／　ａ倍にしたことになり、この場合
には、ボリュームをしぼった状態に相当することになる
。

ここで、（１−Ｚ−’）″・αのスペクトルＮ　ｆ’は
＝　ａ−２”−ｓｉｎ’（ｒ　ｆ／ｒ　ｓ）−Ａ／１２
−２／ｆ　５ａ−Ｎｆ　　　　　　　　　　　　　　　
　・・・・・・・・・（５）となる。

上述した操作の過程をスペクトルで表わすと第１８図及
び第１９図に示す様になる。

また、量子化ステップ幅Δを１　／　ａ倍にした場合に
は、上述した操作とは逆のことが考えられ、出力中の入
力信号成分の振幅をａ倍にすることができる。即ち、こ
の場合には、ボリュームを大きくした状態に相当する。

以上に説明したような操作を行えるようにΔ−Σ変調器
を構成すれば、出力中の入力信号成分の振幅をコントロ
ールするのに、上述した第２３図に示したように、乗算
器を用いる必要はない。そして、Δ−Σ変調器自体以外
に必要なものは、量子化ステップ幅の変化に伴って変化
する量子化値とスレッショルドレベルのコントロールで
ある。

例えば、後述するように、それらの値を夫々ＲＯＭ等の
メモリに格納しておき、振幅コントロール■（即ち、ボ
リュームのコントロール量）に応じた値を読み出してΔ
−Σ変ＫＭ　Ｈに人力することが考えられる。

また、上述したように、Δ−Σ変調器の出力は、±Δ／
２、±３Δ／２、・・・・・・、±（２″−１）Δ／２
の２″′値をとるが、通常は、これらの値をエンコード
してｍビットの出力とするため、局部量子化器内におい
て、後述するように、比較器を用いて量子化器入力とス
レッショルドレベルの比較を行い、比較器のフラグ出力
をエンコードする様にすれば、正規化のための割算器等
の特別な回路などは必要がない。

次に、第１図において本例によるΔ−Σ変調器の内部構
成について説明する。

内部構成において、上述した第２２図の例と同様の部分
は説明の都合上、同一符号を付して説明を省略する場合
があるが、異なる点は、図に示すように、上述した量子
化ステップ幅Δを変化させる（即ち、スレッショルド値
及び量子化値を変化させる）ための所定の値をテーブル
として夫々記憶させておくメモリ（この例ではＲＯＭ）
等を用意し、マイコン等のコントロール信号により振幅
のコントロールｆｆ１（即ち、ボリュームのコントロー
ルＮ）に応じた値を上記各ＲＯＭから読出してΔ−Σ変
調器の量子化器に入力するように構成していることであ
る。

即ち、本例によるΔ−Σ変調器４０は、第１図に示すよ
うに、マイコン１０からのコントロール信号を受けて所
定のアドレス信号を発生させるアドレスラッチ回路２７
と、このアドレスランチ回路２了のアドレス信号を受け
て所定のスレッショルド値及び量子化値を夫々量子化器
３０に入力するためのスレッショルドレベルＲＯＭ２３
＆び量子化レベルＲＯＭ２４とによって主に構成された
制御回路部４１を有し、この制御回路部４１によってΔ
−Σ変調器４０における量子化器３０のスレッショルド
値及び量子化値を夫々適切な値に設定できるように構成
されている。

なお、本例では、第１図に示すように、上述した第２２
図の例と異なり、入力Ｘのｉビットのデータに対し、量
子化雑音微分用フィルタ２６によって単位時間遅れ要素
を加算されたデータＸＩの値がｉ＋３＋ｊビットとｊビ
ット付加されている。

この理由は量子化ステップ幅を第２２図の例の場合の２
１倍まで大きくできるようにしたためであり、それによ
りデータ幅がｊビット増えることになるためである。

第３図〜第１０図において上述した第１図の例によるΔ
−Σ変調器４０の動作の一例を説明する。

まず、操作キーなどによる外部からのボリュームコント
ロール命令は、マイコン１０を経由してＲＯＭアドレス
ラッチ回路２７に入力される。このＲＯＭアドレスラッ
チ回路としては例えばテキサスインスッルメンツ社製　
７４ＨＣ１６４を使用できる。このラッチ回路２７によ
り、例えば、アドレス（００）をセットするとする。こ
のアドレスは、スレッショルドレベルＲＯＭ２３と！子
化しヘルＲＯＭ　２４に各々入力され、各ＲＯＭにセッ
トされていた夫々のデータが読み出される。ここで、Ｒ
ＯＭ２３．２４としては、テキサスインスツルメンツ社
！ｌｊ　　ＴＭＳ２７Ｃ２９１を各々使用できる。スレ
ッショルドレベルＲＯＭ　２３は、８ビツトで表される
ＴＨＬｌからＴＨＬ７の７段階のスレッショルド値を出
力する。そして、ここでのスレッショルド値（ＴＨＬＩ
、ＴＨＬ２、ＴＨＬ３、・・・・・・ＴＨＬ７）は順に
（−２４、−１６、−８、・・・・・・２４）のように
表されるとする。

そこで、まず、第３図に示すように、入力Ｘ（ノード■
）に（００１）＝１のデータが入ってくる場合を考える
。このとき、量子化雑音微分フィルタ２６は、最初に初
期値として例えばノード■、［相］、■、＠に夫々Ｏが
セットされており、入力Ｘ（ノード■）の値１とノー口
＠の値０を加算して、データ１がノード■に出力される
。この１のデータ値は、上記７段階のスレッショルドレ
ベルと比較回路部２０により夫々比較される。

ここで、この比較回路部２０の役割は、すべての比較器
（ＧＯＭＰＩ・・・・・・ＣＯＭＰ７）に共通に入力さ
れる信号（ノード■のデータ）と、各々の比較器（ＣＯ
ＭＰＩ・・・・・・ＣＯＭＰ７）に入力されるスレッシ
ョルドレベルとの大小を比較するものであり、その結果
を比較フラグ（ｆｌ・・・・・・ｆ７）として、人力値
（ノード■の値）より上記スレッショルドレベルが大き
ければ０、小さいときにはｌの値を出力するものである
。各比較器（ＧＯＭＰｌ・・・・・・ＣＯＭＰ７）の回
路としては、第１３図に示されたものを用いることがで
きる。即ち、それらの比較器は、第１３図に示すように
、Ａ（ＡＯ・・・・・・Ａ７：ノード■の値）とＢ（Ｂ
Ｏ・・・・・・Ｂ７：スレッショルド値）とを比較しＡ
≧Ｂならフラグｆ＝’“Ｈｏ”、Ａ＜Ｂならばフラグｆ
＝“Ｌ”′となるように８個のインバータ５０．２１個
のＮＡＮＤ回路５１．７個のＮＯＲ回路５２及び２個の
ＥＸＣＬＵＳＩＶＥ　　ＯＲ回路５３で夫々構成されて
いる。

そして、ここで、上記ノード■の値と上記スレッショル
ド値とを比較した結果の比較フラグの値は、第３図に示
すように、（【１、ｆｌ、ｆ３、ｆ４、ｆ５、ｆ６、［
７）＝（１、ＬＬＩＯｌｏ、０）となる、つまり、第３
図に示すように、ノード■のＩのデータ値は、比較器Ｃ
ＯＭＰ４のスレッショルドレベルＴＨＬ４のレベル（０
０００００００）＝Ｏより大きく、比較器ＣＯＭＰ５の
スレッショルドレベルＴＨＬ５のレベル（００００１０
００）＝８より小さいことになる。そして、この時の量
子化レベルは、エンコーダ２１の出力Ｙが３ビツトなの
で、例えば本例では後述する第６図に示すようなエンコ
ード規則に従い、例えばその出力Ｙを（１００）＝４に
対応するように定める。即ち、ここでは、比較フラグ（
ｆｌ・・・・・・［７）は７個あるが、これらがとり得
る値は、８通りなので、３ビツトのエンコーダ（２３＝
８（通り））２１を用いる。

また、ここで、このエンコーダ２１の回路としては、例
えば第１４図に示されたものを用いることができ、この
回路は、第１４図に示すように、３個（７）ＥＸＣＬＵ
、５ＩＶＥ　　ＯＲ回路５３と、夫ｋ（個（７）ＥＸＣ
ＬＵＳＩＶＥ　　ＮＯＲ回路５４及びＮＯＲ回路５５と
、２個のＡＮＤ回路５６とによって夫々構成されている
。

また、エンコーダ２１のエンコードの規則は、設計者に
より自由に設定できるが、エンコーダ２１の後段にくる
ＤＡＣ５と矛盾がないように設定しなければならない。

そして、ここでは、第６図に示すようなエンコーダ２１
の出力（ノード■）とスレッショルド値及び量子化値と
の対応関係を定めた。

また、量子化レベルセレクタ２２は、上記ｆ１・・・・
・・ｆｌの値を読み、量子化レベルＲＯＭ２４の出力（
ＱＬｌ・・・・・・ＱＬ８）中から、第３図及び第６図
に示すように、ＱＬ５＝４を選択し、その値をノード■
に出力する。そして、このノード■のデータ値４が、ノ
ード■のデータｌから引算された値である−３がノード
■に出力される。

ここで、セレクタ２２の回路としては例えば第１５図に
示されたものを用いることができ、その回路は、第１５
図に示すように、データ１ビツト分として構成されてい
て、１個のインバータ回路５０と、６個のＮＡＮＤ回路
５１と、８個のＡＮＤ回路５６及び１個のＯＲ回路５７
とによって夫々構成されている。そして、第１５図にお
いて、例えばｒｌのデータは、インバータ５０及びＮＡ
ＮＤ回路５１に夫々入力され、インバータ５０の出力は
、量子化レベルＲＯＭ２４のＱＬＩのデータと共にＡＮ
Ｄ回路５６に人力される。さらに、このＡＮＤ回路５６
の出力はＯＲ回路５７に入力される。

次に、第４図に示すように、入力Ｘ（ノード■）に（０
１１）＝３を入力する場合を考える。このとき、量子化
雑音微分用フィルタ２６における各遅延レジスタＲの出
力ノード■、■、■の各値は、上述した第３図に示した
状態から夫々１つずつ順にシフトされ、ノード■には、
上述した第３図におけるノード■の内容（１１１１１１
０１）＝−３が現れる。よって、ノード■の値は乗算器
２６ａにより３倍の値の−９となる。ノード■、■、［
相］、■の値はＯなので、ノード＠の値もノード■の値
と同じ−９である。

そこで、ノード■とノード＠の値とを加算すると、ノー
ド■には（１１１１１０１０）＝−６が出力され、比較
部２０における各比較器（ＣＯＭＰｌ・・・・・・ＣＯ
ＭＰ７）に入る。そして、そのノード■の値は、第４図
に示すように、ＴＨＬ３とＴＨＬ４の間にあるので、フ
ラグｆ１・・・・・・ｆ３の値は夫々Ｌｆ４・・・・・
・ｆｌは夫々０となる。また、これらのフラグ値によっ
て、エンコーダ２１は、第４図及び第６図に示すように
、（０１１）＝４を出力し、量子化レベルＲＯＭ２４で
は、第４図に示されるように、量子化値ＱＬ４　（＝−
４）が選ばれる。

よって、ノード■は、ノード■の値−６からノード■の
値−４を引いた値−２となる。

更に、第５図に示すように、入力Ｘ（ノード■）に（０
１０）＝２が入力される場合について考える。このとき
、量子化雑音微分フィルタ２６のＲで示される遅延レジ
スタの夫々の値は、上述した第４図の状態から１つずつ
シフトされる。従って、ノード■にはノード■から、−
３が入力され、また、ノード■には、ノード■から−２
が夫々シフトされてくる。その結果、ノード［相］には
、ノード■の値を一３倍した値（００００１００１）＝
９、また、ノード■には、ノード■の値を３倍した値（
１１１１１０１０）　＝−６が現れる。ノード■及び■
の値は０のままである。そして、ノード＠の値は、各ノ
ード■、［相］及び■の値を加算した値なので、（００
００００１１）＝３となる。ここで、入力Ｘ（ノード■
）には２が入力されているので、ノード■の値は、（０
００００１０１）＝５となる。この値を各比較器（ＣＯ
ＭＰＩ・・・・・・ＣＯＭＰ７）に入力すると、上述と
同様にして、第５図に示すよ゛うに、第６図に示される
規則によりＴＨＬ４とＴＨＬ５の間になり３ビツト出力
Ｙ（ノード■）の値は、（１００）＝４となる。量子化
値は、ＱＬ５　（＝４）なので、ノード■の値は４とな
り、ノード■の値は１となる。以下同様にして入力Ｘ（
ノード■）には新しいデータが入り、上述した各動作と
同様な動作が繰返される。

また、上述した各動作の間、アドレスラッチ回路２７の
ＲＯＭアドレスの値は（００）であり、量子化特性（ス
レッショルドレベルと量子化レベル）は変化していない
。なお、本例の場合ＲＯＭアドレスは、２ビツトを用い
ているので量子化レベル及びスレッショルドレベルを４
つ任意に変えることができる。

第７図〜第１０図は、本例によるΔ−Σ変調器４０にお
いて量子化ステップ幅Δの値（即ち、スレッショルド値
及び量子化値）を上述した第３図〜第６図において説明
した値の４倍にした場合の動作について説明する。但し
、ここでの基本的な動作は、上述した第３図〜第６図で
説明したものと同様であるので、説明の都合上、省略す
る場合がある。なお、この場合は、アドレスラッチ回路
２７のＲＯＭアドレスは（１１）を用い、入力Ｘ（ノー
ド■）の値は、上述した第３図〜第５図の場合と同じ値
を用いている。また、第１０図は、ｆｌ化レベル、スレ
ッショルドレベル及び３ビツト出力値を上述した第６図
の４倍にした場合の夫々の値の対応関係を示した図であ
る。

まず、第７図についての説明を行う（第３図参照）。即
ち、量子化ステップ幅を４倍にしたので、ここでのスレ
ッショルドレベルＲＯＭ２３の値（ＴＨＬＩ・・・・・
・ＴＨＬ７）は各々第３図において示した値の４倍の値
になり、量子化レベルＲＯＭ２４の値（ＯＬｌ・・・・
・・０Ｌ８）も各々４倍になっている。そして、ここで
は、第３図に示した場合と同様に、入力Ｘ（ノード■）
に１が入力されるものとし、従って、量子化雑音フィル
タ２６のＲで示される遅延レジスタには初期値０が夫々
セントされているため、ノード■、■、■の値は各々０
である。よって、ノード■、［相］、■、＠の値も０で
ある。また、ノード■の値はノード＠の値が０なので１
になり、これを比較回路部２０（ＣｏＭＰＩ・・・・・
・ＧＯＭＰ７）に入力すると、第７図及び第１０図に示
すように、その値はＴＨＬ４＝０とＴＨＬ５＝３２の間
になる。

そして、比較フラグの値は（ｆｌ、「２、ｆ３、ｒ４、
ｆ５、ｆ６、ｆｌ、）＝（１、ｌ、１．１．０．０．０
）となり、第１０図に示すような設定により３ビツト出
力Ｙとして（１０（Ｌ）を出力する。また、量子化値は
ＱＬ４なので、ノード■の値は１６になり、ノード■の
値は−１５となる。

第８図及び第９図は、入力Ｘ（ノード■）の値を夫々（
０１１）＝３、（０１０）＝２とした場合についてのΔ
−Σ変調器４０における各動作を説明するための図であ
って、基本的な動作については、上述した第７図の場合
と同様であるので、説明の都合上省略するが、第８図及
び第９図に示すように、上記夫々の入力Ｘに対する出力
Ｙ（ノード■）の値は夫々（０１０）＝−４８及び（１
１０）＝８０となっている。

そして、実際に、本例によるΔ−Σ変調器４０に、第１
１Ａ図に示すような３ビツトの入力信号を入力し、出力
された３ビツト出力波形並びに３ビット出力波形を図示
省略のＬＰＦを通して正弦波にした波形を夫々第１１日
図及び第１１Ｃ図に示している。

また、第１２Ａ図、第１２８図及び第１２Ｃ図は第１１
図に比べて量子化ステップ幅が４倍になっている時の３
ビット入力体号、３ビツト出力波形並びに３ビツト出力
波形を図示省略のＬＰＦを通して正弦にした波形を夫々
示している。

即ち、第１１図と比較すると、第１１Ｃ図及び第１２Ｃ
図に示すように、正弦波の波形の振幅が１／４になって
いることがわかる。

なお、上述した説明では、主に振幅を小さくする（即ち
、ボリュームをしぼる）操作について説明したが、振幅
を大きくする（即ち、ボリュームをあげる）場合につい
ても上述と同様のコントロールが行える。即ち、本例に
よるΔ−Σ変調器４０において量子化ステップ幅Δを小
さくすることによって出力信号の振幅を大きくすること
ができる。

以上に説明したように、本例によるΔ−Σ変調器４０に
よれば、量子化器３０における量子化値（ＱＬｌ・・・
・・・ＱＬ８）及びスレッショルド値（ＴＨＬｌ・・・
・・・ＴＨＬ７）（即ち、量子化ステップ幅）が、マイ
コン１０によるコントロール信号に対応して変化するよ
うに構成された制御回路部４１　（アドレスラッチ回路
２７、スレッショルドレベルＲＯＭ２３及び量子化レベ
ルＲＯＭ２４）を有しているので、上述したように、Δ
−Σ変調器によってボリュームのコントロールが行える
ことになる。従って、上述した第２３図に示したように
、乗算器８によるボリュームのコントロールを行う必要
がな（、第２図に示すようなステレオシステムを構成で
きる。その結果、ハード的にもソフト的にも負担となる
ことがなく、しかも回路規模の小さいステレオ・システ
ムを実現できる。

また、スレッショルドレベルＲＯＭ２３及び量子化レベ
ルＲＯＭ２４に夫々所定のボリューム量に対応する値を
各種記憶させることによって、上述したように、ボリュ
ーム（振幅）のコントロールを適切に行える。

以上、本発明を例示したが、上述した例は本発明の技術
的思想に基づいて更に変形可能である。

例えば上述した例では、量子化値及びスレッショルド値
のメモリとしてＲＯＭを用いたが（ＲＯＭとしてはマス
クＲＯＭ、ＥＰＲＯＭ等各種のものを採用できる。）、
その他にも例えばＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ
　Ｍｅｍｏｒｙ）等適宜のものを用いることができ、ま
た、その他、上述した制御回路部４１における各回路構
成も種々変更できる。また、Δ−Σ変調器４０における
方式も、上述した３次以外に適宜の次数のものが適用で
きる。

また、上述した例では本発明を信号の振幅のコントロー
ルに適用したが、その他、適宜の信号のコントロールに
も本発明を適用可能であり、また、上述したΔ−Σ変調
方式以外に、例えばΔ変調方式にも本発明が適用できる
。

なお、上述した例ではステレオ・システムに本発明を適
用したが、その他、例えばテレビ、ラジオ、テープレコ
ーダ、電話等における適宜のシステムに本発明が適用可
能である。

へ０発明の作用効果 本発明は、上述したように、量子化器における量子化ス
テップ幅を制御信号に対応して変化させるように構成さ
れた制御回路部を有しているので、例えば信号の振幅（
ボリューム）等のコントロールが行える信号変調装置を
提供できる。その結果、例えばハード的、ソフト的に負
担となる乗算器等をなくして回路規模の小さいステレオ
・システム等を実現できる。

【図面の簡単な説明】

第１図〜第１９図は本発明の実施例を示すものであって
、 第１図は本発明をΔ−Σ変調器に適用した例による内部
回路の構成を示すブロック図、第２図は第１図のΔ−Σ
変調器をＣＤのステレオ・システムに適用した例を示す
ブロック図、第３図、第４図及び第５図は量子化ステッ
プ幅を変えない場合の第１図の例によるΔ−Σ変調器に
おける各動作を説明するための図、第６図は上記第３図
、第４図及び第５図における３ビツト出力Ｙと量子化値
との対応関係を示す図、 第７図、第８図及び第９図は量子化ステップ幅を上記第
３図、第４図及び第５図に示した場合の４倍に変化させ
た場合における上述と同様の各動作を説明するための図
、 第１０図は上記第７図、第８図及び第９図における３ビ
ツト出力Ｙと量子化値との対応関係を示す図、 第１１Ａ図は上述した第３図、第４図及び第５図に示し
た場合に対応する３ビット人力Ｘの波形を示す図、 第１１Ｂ図は同３ビツト出力Ｙの波形を示す図、第１１
Ｃ図は第１１日図の波形をローパスフィルタに通して正
弦波にした波形を示す図、第１２Ａ図は上述した第７図
、第８図及び第９図に示した場合に対応する３ビット人
力Ｘの波形を示す図、 第１２日図は同３ビツト出力Ｙの波形を示す図、第１２
Ｃ図は第１２日図の波形をローパスフィルタに通して正
弦波にした波形を示す図、第１３図は第１図の例におけ
る各比較器の一例を示す論理回路図、 第１４図は同エンコーダの一例を示す論理回路図、 第１５図は同セレクタの一例を示す論理回路図、第１６
図はに次のΔ−Σ変調器における量子化ステップ幅Δを
変化させない場合の量子化特性を示すグラフ、 第１７図はに次のΔ−Σ変調器における量子化ステップ
幅Δを２倍にした場合の量子化特性を示すグラフ、 第１８図はに次のΔ−Σ変調器における量子化ステップ
幅Δをａ倍にした場合のスペクトラム−周波数特性を示
す図、 第１９図は同変調器における出力を１　／　ａ倍に正規
化した場合のスペクトラム−周波数特性を示す図 である。 第２０図〜第２３図は従来例を示すものであって、 第２０図は従来のに次のΔ−Σ変調器の構成を示すブロ
ック図、 第２１図は第２０図の例によるスペクトラム−周波数特
性を示す図、 第２２図は第２０図の例におけるΔ−Σ変調器の内部回
路構成を示すブロック図、 第２３図は第２０図の例によるΔ−Σ変調器を用いたＣ
Ｄのステレオ・システムを示すブロック図 である。 なお、図面に示す符号において、 １・・・・・・・・・ＣＤ ２・・・・・・・・・ディジタルイコライザ３・・・・
・・・・・オーバーサンプリングフィルタ４．４０・・
・・・・・・・Δ−Σ変調器５・・・・・・・・・３ビ
ツト高速ＤＡコンバータ６・・・・・・・・・パワーア
ンプ ７・・・・・・・・・スピーカ １０・・・・・・・・・システムコントロール用マイコ
ン２ｏ・・・・・・・・・比較回路部 ２１・・・・・・・・・エンコーダ部 ２２・・・・・・・・・セレクタ部 ２３・・・・・・・・・スレッショルドレベルＲＯＭ２
４・・・・・・・・・ｌ−化レベルＲＯＭ２６、・・・
・・・・・・量子化雑音微分用フィルタ２７・・・・・
・・・・アドレスラッチ回路３０・・・・・・・・・量
子化器 ４１・・・・・・・・・制御回路部 ＣＯＭＰ１・・・・・・ＣＯＭＰ７・・・・・・・・・
比較器ＴＨＬ１・・・・・・ＴＨＬ７ ・・・・・・・・・スレッショルドレベルＱＬＩ・・・
・・・ＱＬ８・・・・・・・・・ｆｆｉ子化レヘしであ
る。

Claims (1)

【特許請求の範囲】
1. １、入力信号を量子化して所定の出力信号として出力す
   る量子化器と、この量子化器における量子化ステップ幅
   を制御信号に対応して変化させるように構成された制御
   回路部とを有する信号変調装置。