[go: up one dir, main page]

JPH0312768A - I/oコントローラ - Google Patents

I/oコントローラ

Info

Publication number
JPH0312768A
JPH0312768A JP14739889A JP14739889A JPH0312768A JP H0312768 A JPH0312768 A JP H0312768A JP 14739889 A JP14739889 A JP 14739889A JP 14739889 A JP14739889 A JP 14739889A JP H0312768 A JPH0312768 A JP H0312768A
Authority
JP
Japan
Prior art keywords
command
controller
register
address
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14739889A
Other languages
English (en)
Inventor
Kazuhiro Hiraide
和弘 平出
Mitsuhiro Saeki
光弘 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Original Assignee
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Microcomputer Engineering Ltd
Priority to JP14739889A priority Critical patent/JPH0312768A/ja
Publication of JPH0312768A publication Critical patent/JPH0312768A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [M梁上の利用分野] 本発明は、データ転送技術さらにはデータ処理システム
におけるコマンド転送方式に適用して特に有効な技術に
関し、例えばCRTコントローラのようなI/Oコント
ローラに対するコマンド転送方式に利用して有効な技術
に関する。
[従来の技術] マイクロプロセッサと、メモリやCRT表示装置、ハー
ドディスク装置のようなI/O装置とから構成されたマ
イクロコンピュータシステムにおいて、マイクロプロセ
ッサがCRTコントローラのような工/○コントローラ
にコマンドを送って必要な処理を実行させる場合のコマ
ンド転送は、マイクロプロセッサがバスを介して直接I
/Oコントローラにコマンドコードを送る方式が一般的
である。
この方式は一つのコマンドで−っの処理を実行させる場
合に有効である。
しかしながら、マイクロプロセッサが描画機能を有する
CRTコントローラに対して、複雑図形を描かせたり、
塗り潰し等の処理を実行させるような場合には、チエイ
ニングされた複数のコマンドを転送する必要がある。
そこで、■日立製作所製HD63484のようすCRT
コントローラでは、DMAコントローラと合わせてシス
テムを構成し、マイクロプロセッサが予めコマンド列の
先頭アドレスとコマンド数をDMAコントローラにセッ
トしてから起動させることで、DMAコントローラがメ
モリから直接CRTコントローラへコマンド列を転送す
ることも可能にされている(「日経エレクトロニクス」
1984年5月21日号、第228頁参照)、。
[発明が解決しようとする課題] 上記DMAコントローラによるコマンド列の転送方式に
あっては、コントローラ同士が互いに独立して動作する
とともに、DMA転送では固定されたコマンド列しか転
送できないため、I/Oコントローラのコマンド処理に
応じた詳細な転送管理が行なえないという不都合があっ
た。
すなわち、DMAコントローラによってI/Oコントロ
ーラへコマンド列を転送している途中でコマンドレジス
タ(F I F○)の容量がオーバーすると転送が停止
したり、クリッピング処理のように読み出したデータに
応じて次のコマンドを決定するような処理は、連続した
コマンド転送で実行させることができない。また1例え
ばCRTコントローラによる塗り潰し等の描画処理のよ
うにコマンド処理の途中でマイクロプロセッサによる処
理が必要になったような場合、処理が中断したり塗り残
しが発生するなどの不具合があった。
この発明の目的は、互いにチエイニングされた複数のコ
マンドをI/Oコントローラに実行させる際のマイクロ
プロセッサの負担を軽減させ、システムのスループット
を向上させることにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明mMの記述および添附図面から明らかに
なるであろう。
[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
すなわち、I/Oコントローラ内に外部からコマンドの
アドレスをセット可能なレジスタを設け、あるいはコマ
ンドフェッチ命令を新たに用意し、アドレスまたはコマ
ンドフェッチ命令がセットされた場合に、I/Oコント
ローラが自らそのアドレスを用いてコマンドをフェッチ
し、それを実行するように構成するものである。
[作用] 上記した手段によれば、I/Oコントローラが自らの実
行状態に応じてコマンドをフェッチするので、FIFO
が満杯になって処理が中断したり、不所望の処理結果が
生じることがない。また、読み出したデータに応じて次
のコマンドが決定されるような処理も、I/Oコントロ
ーラが自らそのようなコマンドをフェッチに行ったりマ
イクロプロセッサに割込みをかけて援助を受けてから処
理を継続したりすることが可能となり、これによってマ
イクロプロセッサの負担を軽減させ、システムのスルー
プットを向上させることができる。
[実施例] 第1図には本発明を適用したCRTコントローラとこれ
を用いたマイクロコンピュータシステムの一実施例が示
されている。
第1図において、1はマイクロプロセッサ、2はプログ
ラムやデータが格納されるメモリ、3はCRTコントロ
ーラで、これらはシステムバス4を介して互いに接続さ
れている。また、5は画像データを記憶するフレームバ
ッファ、6はCRT表示装置で、フレームバッファ5お
よびCRT表示装置6はCRTコントローラ3の制御下
に置かれている。
この実施例のCRTコントローラは、マイクロプロセッ
サ1から供給されるコマンドに基づいて画像データを生
成しフレームバッファ5に書き込む描画プロセッサ部3
1と、フレームバッファ5から画像データを読み出して
CRT表示装置6の画面上に表示させる表示プロセッサ
部32と、コマンドやデータの取込みやバス占有権の確
保等マイクロプロセッサに接続するためのバスインタフ
ェース制御機能を有するインタフェース部33とから構
成される装置 この実施例のCRTコントローラは、インタフェース部
33内にコマンドもしくはデータを取込むコマンドフェ
ッチ部35の他、マイクロプロセッサによって実行させ
たいコマンド列の先頭アドレスを設定可能なコマンドア
ドレスレジスタ36およびコマンドのフェッチや引き渡
しを制御するコマンド制御部37が設けられている。
次に、上記システムにおけるコマンドの実行について説
明する。
マイクロプロセッサ1がCRTコントローラ3にある処
理を実行させる場合、その処理に対応したコマンド列の
先頭アドレスをコマンドアドレスレジスタ36に書き込
む。コマンド制御部37がコマンドアドレスレジスタ3
6にアドレスが入ったことを検知すると描画プロセッサ
31の状態をチエツクし、コマンドフェッチ部35を起
動させる。コマンドフェッチ部35はFIFO方式のレ
ジスタやバスアービトレーション機能を有しており、バ
ス使用権を獲得してからコマンドアドレスレジスタ36
内のアドレスをシステムバス4上に出力し、データの読
出しコントロール信号をアサートする。すると、メモリ
2がアクセスされて、所定のコマンドコードとそれに続
くパラメータデータが読み出され、システムバス4を介
してコマンドフェッチ部35内のFIFOレジスタにフ
ェッチされる。フェッチされたコマンドとパラメータは
描画プロセッサ部31に渡され、ここでコマンドが解読
され、線や塗り潰し等の描画データが生成され、フレー
ムバッファ5に書き込まれる。
一つのコマンド処理が終了すると、コマンド制御部37
によってコマンドアドレスがインクリメントされ1次の
コマンドがメモリ2から読み出される。
しかして、あるコマンドを実行だ結果、描画プロセッサ
31では処理できずマイクロプロセッサ1による処理が
必要になった場合には、コマンド制御部37が次のコマ
ンドのフェッチを中断してマイクロプロセッサに対して
割込みを発生し、マイクロプロセッサによる処理を待つ
。割込みに際しては、処理すべきデータをインタフェー
ス部33内のFIFOを介して直接MPUに渡してもよ
いし、予めメモリ2内に書き込んでおいてもよい。
MPUによる割込み処理が終了すると、処理されたを受
は取ってからコマンド制御部37がメモリ2から次のコ
マンドを読み出して処理を続行する。
従って、この実施例では、コマンド実行の途中でMPU
による処理が必要になっても、処理終了後に改めてMP
UがCRTコントローラに対するコマンドの転送を指令
しなくてもコマンドのフェッチが自動的に継続されるた
め、MPUの負担が軽減される。
また、CRTコントローラが内部状態に応じて自らコマ
ンドをフェッチしにいくため、コマンド取込み用のFI
FOがオーバーフローを起こすことがない。従って、従
来方式では、FIFOのオーバーフローを防止するには
MPUがCRTコントローラのステータスを監視してい
なくてはならなかったが、上記実施例ではその必要がな
くなりMPUやソフトウェアの負担が軽減される。
なお、上記実施例では描画プロセッサでは処理しきれな
い事態が生じた場合、MPUに対して割込みをかけるよ
うにしているが、CRTコントローラ内に上記コマンド
アドレスレジスタ36を複数本設ける。そして、そのよ
うな事態が生じた場合に実行すべきコマンド列の先頭ア
ドレスをも予めコマンドアドレスレジスタに設定してお
くことで、割込み処理を待たずにCRTコントローラが
自ら処理を続行することができるように構成してもよい
従来のDMA転送方式によるコマンド列の転送では固定
的なコマンド列しか転送できないため、データの内容や
処理の状態に応じて実行するコマンドを変更することが
できなかった。そのため、処理が途中で中断するおそれ
があったが、上記方式に従うと柔軟性の高いコマンド転
送が可能になるので、MPUやソフトウェアの負担が軽
減され、システムのスループットが向上する。
また、上記実施例ではコマンドフェッチ用のFIFOレ
ジスタの他にコマンドアドレスレジスタ36を設けてい
るが、コマンドアドレスレジスタを設ける代わりに、コ
マンドフェッチ命令を新たに用意し、これが入ってきた
ときは命令と一緒に送られてきたアドレスを使ってCR
Tコントローラがメモリにコマンドをフェッチしていく
ように構成してもよい。
さらに、第1図の実施例のCRTコントローラにおいて
はは、コマンドフェッチ部35内のFIFOレジスタに
MPUから直接コマンドを書き込むこともできるように
して、このFIF○レジスタに直接コマンドが書き込ま
れたときは直ちにコマンドを実行し、一方コマントアド
レスレジスタにアドレスが書き込まれたときは自らコマ
ンドをフェッチしにいくように構成することも可能であ
る。
以上説明したように上記実施例は、I/Oコントローラ
内に外部からコマンドアドレスをセット可能なレジスタ
を設け、あるいはコマンドフェッチ命令を新たに用意し
、アドレスまたはコマンドフェッチ命令がセットされた
場合に、I/Oコントローラが自らそのアドレスを用い
てコマンドをフェッチし、それを実行するようにしたの
で、工/○コントローラが自らの実行状態に応じてコマ
ンドをフェッチするので、FIFOが満杯になって処理
が中断したり、不所望の処理結果が生じることがない。
また、読み出したデータに応じて次のコマンドが決定さ
れるような処理も、I/Oコントローラが自らそのよう
なコマンドをフェッチに行ったりマイクロプロセッサに
割込みをかけて援助を受けてから処理を継続することが
可能となり、これによってマイクロプロセッサの負担が
軽減され、システムのスループットが向上するという効
果がある。
以上本発明者′によってなされた発明を実施例に基づき
具体的に説明したが1本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるCRTコントローラ
に適用したものについて説明したが、この発明はそれに
限定されるものでなく、ハードディスクコントローラや
通信用LSIその他マイクロプロセッサからのコマンド
を受けて動作するI/O装置一般に利用することができ
る。
〔発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
すなわち、互いにチエイニングされた複数のコマンドを
I/Oコントローラに実行させる際のマイクロプロセッ
サの負担を軽減させ、システムのスループットを向上さ
せることができる。
【図面の簡単な説明】
第1図は本発明を適用したCRTコントローラを用いた
マイクロコンピュータシステムの一実施例を示すブロッ
ク図である。 1・・・・マイクロプロセッサ、2・・・・メモリ、3
・・・・I/Oコントローラ(CRTコントローラ)、
4°°・・バス、33・・・・インタフェース部、35
・・・・コマンドフェッチ部、36・・・・コマンドア
ドレスレジスタ、37・・・・コマンド制御部。

Claims (1)

  1. 【特許請求の範囲】 1、外部からアドレスを設定可能なレジスタを備え、該
    レジスタに対してアドレスが設定されたとき、内部動作
    状態に応じて上記設定アドレスを用いて外部のメモリか
    らデータの読出しを行なうように構成されてなることを
    特徴とするI/Oコントローラ。 2、上記レジスタを、コマンドを取込むレジスタとは別
    個に有することを特徴とする請求項1記載のI/Oコン
    トローラ。 3、外部から特定のコマンドコードが供給された場合に
    、それを解読してそのコマンドに付随するアドレスを用
    いて外部のメモリからのデータの読出しを実行するよう
    に構成されてなることを特徴とするI/Oコントローラ
JP14739889A 1989-06-09 1989-06-09 I/oコントローラ Pending JPH0312768A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14739889A JPH0312768A (ja) 1989-06-09 1989-06-09 I/oコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14739889A JPH0312768A (ja) 1989-06-09 1989-06-09 I/oコントローラ

Publications (1)

Publication Number Publication Date
JPH0312768A true JPH0312768A (ja) 1991-01-21

Family

ID=15429380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14739889A Pending JPH0312768A (ja) 1989-06-09 1989-06-09 I/oコントローラ

Country Status (1)

Country Link
JP (1) JPH0312768A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307988B1 (ko) * 1997-10-24 2002-07-18 가네꼬 히사시 횡전계구동방식액정표시장치
JP2010020803A (ja) * 2003-02-18 2010-01-28 Microsoft Corp コプロセッサの性能を強化するシステムおよび方法
JP2010287254A (ja) * 2003-02-18 2010-12-24 Microsoft Corp タスクのスケジューリングを支援する装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307988B1 (ko) * 1997-10-24 2002-07-18 가네꼬 히사시 횡전계구동방식액정표시장치
JP2010020803A (ja) * 2003-02-18 2010-01-28 Microsoft Corp コプロセッサの性能を強化するシステムおよび方法
JP2010287254A (ja) * 2003-02-18 2010-12-24 Microsoft Corp タスクのスケジューリングを支援する装置
US8671411B2 (en) 2003-02-18 2014-03-11 Microsoft Corporation Multithreaded kernel for graphics processing unit
US9298498B2 (en) 2003-02-18 2016-03-29 Microsoft Technology Licensing, Llc Building a run list for a coprocessor based on rules when the coprocessor switches from one context to another context

Similar Documents

Publication Publication Date Title
US5819111A (en) System for managing transfer of data by delaying flow controlling of data through the interface controller until the run length encoded data transfer is complete
JP3055917B2 (ja) データ転送制御装置
JPH0312768A (ja) I/oコントローラ
JP2000010910A (ja) データ転送制御装置およびデータ転送制御方法ならびに記録媒体
JPH04264652A (ja) Dma制御方式
JP3168845B2 (ja) ディジタル信号処理装置
JP3943302B2 (ja) プログラマブルコントローラ
JP2765267B2 (ja) ダイレクトメモリアクセス転送制御装置
JP2599184B2 (ja) Dmacのリード転送制御装置
JP2871171B2 (ja) マイクロコンピュータ
JPH023217B2 (ja)
JPH0145657B2 (ja)
JP3127737B2 (ja) ディジタル信号処理装置
JPS63247861A (ja) コプロセツサ制御方法
JPH0619817A (ja) 通信プロセッサ
JPH05216808A (ja) データ処理装置
JPH10149295A (ja) シーケンス制御装置
JPH05120201A (ja) データ処理装置
JPH08106432A (ja) Dma制御回路
JPS63153635A (ja) デ−タ転送速度指定方式
JPH11110334A (ja) データ処理回路およびそれを備えた画像形成装置
JPH03188547A (ja) データ転送制御装置
JPH0229848A (ja) システム制御装置
JPH08115213A (ja) ディジタル信号処理装置及びそのダイレクト・メモリ・アクセス制御方法
JPH02299048A (ja) 転送制御方式