JPH0287621A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0287621A JPH0287621A JP24147088A JP24147088A JPH0287621A JP H0287621 A JPH0287621 A JP H0287621A JP 24147088 A JP24147088 A JP 24147088A JP 24147088 A JP24147088 A JP 24147088A JP H0287621 A JPH0287621 A JP H0287621A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- forming
- interlayer insulating
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に電極配線
用のコンタクト孔の形成方法に関する。
用のコンタクト孔の形成方法に関する。
従来、多層配線構造の半導体装置の製造においては、下
部配線と上部配線との間に層間絶縁膜を設け、層間絶縁
膜にコンタクト孔を設けて、下部配線と上部配線の接続
を行っている。
部配線と上部配線との間に層間絶縁膜を設け、層間絶縁
膜にコンタクト孔を設けて、下部配線と上部配線の接続
を行っている。
第２図（ａ）〜（ｄ）は従来の半導体装置の製造方法を
説明するための工程順に配置した半導体チップの断面図
である。
説明するための工程順に配置した半導体チップの断面図
である。
まず、第２図（ａ）に示すように、Ｐ型シリコ基板１の
一主表面に熱酸化法により酸化シリコン膜２を形成し、
次に、多結晶シリコン膜を所定の形状にパターニングし
てゲート電極３を形成する。次に、この多結晶シリコン
膜をマスクにして酸化シリコン膜２を通してイオン注入
法により基板と反対導電型、即ちＮ型を与える不純物を
基板に導入して拡散層領域４−１．４−２ （ソース・
ドレイン領域）を形成する。
一主表面に熱酸化法により酸化シリコン膜２を形成し、
次に、多結晶シリコン膜を所定の形状にパターニングし
てゲート電極３を形成する。次に、この多結晶シリコン
膜をマスクにして酸化シリコン膜２を通してイオン注入
法により基板と反対導電型、即ちＮ型を与える不純物を
基板に導入して拡散層領域４−１．４−２ （ソース・
ドレイン領域）を形成する。
次に酸化シリコン膜２と多結晶シリコン膜（３）上に気
相成長法によりリンを含有したＰＳＧからなる層間絶縁
膜５を形成する。
相成長法によりリンを含有したＰＳＧからなる層間絶縁
膜５を形成する。
次に第２図（ｂ）に示すように、眉間絶縁膜５上にホト
レジスト膜で所定のパターンのホトレジストマスク６を
形成する。
レジスト膜で所定のパターンのホトレジストマスク６を
形成する。
次に、第２図（ｃ）に示すように、眉間絶縁膜５、酸化
シリコン膜２に異方性エツチングでコンタクト孔７−１
．７−２を設けたのちホトレジストマスク６を除去する
。
シリコン膜２に異方性エツチングでコンタクト孔７−１
．７−２を設けたのちホトレジストマスク６を除去する
。
次に、第２図（ｄ）に示すように、その上にアルミニウ
ム電極８−１．８−２を形成する。
ム電極８−１．８−２を形成する。
上述した従来の半導体装置の製造方法において、眉間絶
縁膜をホトレジストマスクを用いて、異方性エツチング
するとＰ型シリコン基板および多結晶シリコン膜が第２
図（ｄ）のようにオーバーエッチされ、異方性エツチン
グにより表面がダメージをうけるので、アルミニウム電
極との接触が悪くなり、トランジスター特性が不安定に
なるという問題がある。
縁膜をホトレジストマスクを用いて、異方性エツチング
するとＰ型シリコン基板および多結晶シリコン膜が第２
図（ｄ）のようにオーバーエッチされ、異方性エツチン
グにより表面がダメージをうけるので、アルミニウム電
極との接触が悪くなり、トランジスター特性が不安定に
なるという問題がある。
本発明の目的は、良好なコンタクト特性の得られる半導
体装置の製造方法を提供することにある。
体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は 半導体基板の一生表
面に第１の絶縁膜を形成する工程と、前記第１の絶縁膜
上に多結晶シリコン膜のゲート電極を形成する工程と、
前記ゲート電極をマスクとしてイオン注入を行ない前記
半導体基板の所定の部分にソース・ドレイン領域を形成
する工程と、前記第１の絶縁膜と前記多結晶シリコン股
上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜
上に第３の絶縁膜を形成する工程と、前記第２の絶縁膜
をエツチング阻止層として選択的に前記第３の絶縁膜を
除去したのち、底部に残った前記第２の絶縁膜及び第１
の絶縁膜を除去してコンタクト孔を形成する工程と、そ
の後電極配線を設ける工程とを含むというものである。
面に第１の絶縁膜を形成する工程と、前記第１の絶縁膜
上に多結晶シリコン膜のゲート電極を形成する工程と、
前記ゲート電極をマスクとしてイオン注入を行ない前記
半導体基板の所定の部分にソース・ドレイン領域を形成
する工程と、前記第１の絶縁膜と前記多結晶シリコン股
上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜
上に第３の絶縁膜を形成する工程と、前記第２の絶縁膜
をエツチング阻止層として選択的に前記第３の絶縁膜を
除去したのち、底部に残った前記第２の絶縁膜及び第１
の絶縁膜を除去してコンタクト孔を形成する工程と、そ
の後電極配線を設ける工程とを含むというものである。
次に本発明の実施例について図面を用いて説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に配置した半導体チップの断面図である。
めの工程順に配置した半導体チップの断面図である。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板１
の一生表面に熱酸化法により酸化シリコン膜１２（第１
の絶縁膜）を形成し、次に多結晶シリコン膜を被着し所
定の形状にパターニングしてゲート電極１３を形成する
。
の一生表面に熱酸化法により酸化シリコン膜１２（第１
の絶縁膜）を形成し、次に多結晶シリコン膜を被着し所
定の形状にパターニングしてゲート電極１３を形成する
。
次に多結晶シリコン膜（１３）をマスクにして酸化シリ
コン膜１２を通してイオン注入法により基板と反対導電
型、即ちＮ型を与える不純物を基板に導入して拡散層領
域１．４−１．１４−２を形成する。
コン膜１２を通してイオン注入法により基板と反対導電
型、即ちＮ型を与える不純物を基板に導入して拡散層領
域１．４−１．１４−２を形成する。
次に酸化シリコン膜１２と多結晶シリコン膜（１３）上
に気相成長法により酸化シリコン膜１９（第２の絶縁膜
）を形成した後、第１図（ｂ）に示すように、気相成長
法によりリンを含有しなＰＳＧ（リンケイ酸ガラス）か
らなる眉間絶縁膜１５（第３の絶縁膜）を形成する。
に気相成長法により酸化シリコン膜１９（第２の絶縁膜
）を形成した後、第１図（ｂ）に示すように、気相成長
法によりリンを含有しなＰＳＧ（リンケイ酸ガラス）か
らなる眉間絶縁膜１５（第３の絶縁膜）を形成する。
次に第１図（Ｃ）に示すように、眉間絶縁膜１５上にホ
トレジスト膜からなる所定のパターンのホトレジストマ
スク１６を形成する。
トレジスト膜からなる所定のパターンのホトレジストマ
スク１６を形成する。
次に第１図（ｄ）に示すように眉間絶縁膜１５に異方性
ドライエツチング（プラズマエツチング）により開孔を
設ける。この時、エツチングガスとしてＣＦ４を使用す
ると酸化シリコン膜１つがエツチング素子層となり、多
結晶シリコン膜およびＰ型シリコン基板を保護する役目
を行う。
ドライエツチング（プラズマエツチング）により開孔を
設ける。この時、エツチングガスとしてＣＦ４を使用す
ると酸化シリコン膜１つがエツチング素子層となり、多
結晶シリコン膜およびＰ型シリコン基板を保護する役目
を行う。
次に、第１図（ｅ）に示すように、開口部の底に残った
窒化コンタクト膜１９と酸化シリコン膜１２を除去して
コンタクト孔を完成した後アルミニウム電極１８−１．
１８−２を形成する。
窒化コンタクト膜１９と酸化シリコン膜１２を除去して
コンタクト孔を完成した後アルミニウム電極１８−１．
１８−２を形成する。
〔発明の効果〕
以上説明したように本発明は、層間絶縁膜にコンタクト
開孔を形成する時に異方性ドライエツチングのエツチン
グ阻止層を層間絶縁膜の下に予め設けておくことにより
、多結晶シリコン膜からなるゲート電極およびシリコン
基板にダメージを与えないので電極配線のコンタクト特
性の良好な半導体装置を製造することができる効果があ
る。
開孔を形成する時に異方性ドライエツチングのエツチン
グ阻止層を層間絶縁膜の下に予め設けておくことにより
、多結晶シリコン膜からなるゲート電極およびシリコン
基板にダメージを与えないので電極配線のコンタクト特
性の良好な半導体装置を製造することができる効果があ
る。
第１図（ａ）〜（ｅ＞は、本発明の一実施例を説明する
ための工程順に示した半導体チップの断面図、第２図（
ａ）〜（ｄ）は従来例を説明するための製造工程順に示
した半導体チップの断面図である。 １．１１・・・Ｐ型車結晶シリコン基板、２，１２・・
・酸化シリコン膜、３．１３・・・ゲート電極（多結晶
シリコン膜）、４−１．４−２．１４−１゜１４−２・
・・Ｎ４型不純物領域、５，１５・・・層間絶縁膜、６
，１６・・・ホトレジストマスク、７−１゜７−２・・
・コンタクト孔、８−１．８−２，１８１．１８−２・
・・アルミニウム電極、１９・・・酸化シリコン膜。
ための工程順に示した半導体チップの断面図、第２図（
ａ）〜（ｄ）は従来例を説明するための製造工程順に示
した半導体チップの断面図である。 １．１１・・・Ｐ型車結晶シリコン基板、２，１２・・
・酸化シリコン膜、３．１３・・・ゲート電極（多結晶
シリコン膜）、４−１．４−２．１４−１゜１４−２・
・・Ｎ４型不純物領域、５，１５・・・層間絶縁膜、６
，１６・・・ホトレジストマスク、７−１゜７−２・・
・コンタクト孔、８−１．８−２，１８１．１８−２・
・・アルミニウム電極、１９・・・酸化シリコン膜。
Claims (1)
- 半導体基板の一主表面に第１の絶縁膜を形成する工程と
、前記第１の絶縁膜上に多結晶シリコン膜のゲート電極
を形成する工程と、前記ゲート電極をマスクとしてイオ
ン注入を行ない前記半導体基板の所定の部分にソース・
ドレイン領域を形成する工程と、前記第１の絶縁膜と前
記多結晶シリコン膜上に第２の絶縁膜を形成する工程と
、前記第２の絶縁膜上に第３の絶縁膜を形成する工程と
、前記第２の絶縁膜をエッチング阻止層として選択的に
前記第３の絶縁膜を除去したのち、底部に残つた前記第
２の絶縁膜及び第１の絶縁膜を除去してコンタクト孔を
形成する工程と、その後電極配線を設ける工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24147088A JPH0287621A (ja) | 1988-09-26 | 1988-09-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24147088A JPH0287621A (ja) | 1988-09-26 | 1988-09-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0287621A true JPH0287621A (ja) | 1990-03-28 |
Family
ID=17074792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24147088A Pending JPH0287621A (ja) | 1988-09-26 | 1988-09-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0287621A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5827778A (en) * | 1995-11-28 | 1998-10-27 | Nec Corporation | Method of manufacturing a semiconductor device using a silicon fluoride oxide film |
| JP2007048837A (ja) * | 2005-08-08 | 2007-02-22 | Sharp Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61247073A (ja) * | 1985-04-24 | 1986-11-04 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
-
1988
- 1988-09-26 JP JP24147088A patent/JPH0287621A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61247073A (ja) * | 1985-04-24 | 1986-11-04 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5827778A (en) * | 1995-11-28 | 1998-10-27 | Nec Corporation | Method of manufacturing a semiconductor device using a silicon fluoride oxide film |
| JP2007048837A (ja) * | 2005-08-08 | 2007-02-22 | Sharp Corp | 半導体装置の製造方法 |
| JP4550685B2 (ja) * | 2005-08-08 | 2010-09-22 | シャープ株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04275436A (ja) | Ｓｏｉｍｏｓトランジスタ | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPS6039848A (ja) | 半導体装置の製造方法 | |
| JPH03263330A (ja) | 半導体装置 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS63299142A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
| JP2874070B2 (ja) | 半導体装置の製造方法 | |
| JPS63102340A (ja) | 半導体装置の製造方法 | |
| JPH01235352A (ja) | 半導体装置の製造方法 | |
| JPH03181135A (ja) | 半導体装置の製造方法 | |
| JPH02210867A (ja) | 半導体装置の製造方法 | |
| JPH04213860A (ja) | 半導体装置 | |
| JPH0713958B2 (ja) | 半導体装置の製造方法 | |
| JPH0230160A (ja) | 半導体装置 | |
| JPS5914901B2 (ja) | 半導体装置の製造方法 | |
| JPS6387750A (ja) | 半導体装置の製造方法 | |
| JPH1032245A (ja) | 半導体装置の製造方法 | |
| JPH03290934A (ja) | 半導体装置の製造方法 | |
| JPS6161546B2 (ja) | ||
| JPH0334322A (ja) | 半導体装置の製造方法 | |
| JPH04151824A (ja) | 半導体装置の製造方法 | |
| JPH06177069A (ja) | 半導体装置の製造方法 | |
| JPH02105519A (ja) | 半導体集積回路の製造方法 |