JPH0230160A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0230160A JPH0230160A JP18101388A JP18101388A JPH0230160A JP H0230160 A JPH0230160 A JP H0230160A JP 18101388 A JP18101388 A JP 18101388A JP 18101388 A JP18101388 A JP 18101388A JP H0230160 A JPH0230160 A JP H0230160A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxide film
- silicon oxide
- region
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に多結晶シリコンを埋設
材とする深い溝による素子間絶縁分離を用いる高集積度
の半導体装置に関する。
材とする深い溝による素子間絶縁分離を用いる高集積度
の半導体装置に関する。
深い分離溝を用いた素子間絶縁分離は通常の選択酸化法
でのバースビークと呼ばれる活性領域への酸化膜の食い
込み部分が生じない為、絶縁分離に要する面積が選択酸
化法に比べて少なく、高集積度の半導体集積回路装置の
絶縁分離法として有利である。
でのバースビークと呼ばれる活性領域への酸化膜の食い
込み部分が生じない為、絶縁分離に要する面積が選択酸
化法に比べて少なく、高集積度の半導体集積回路装置の
絶縁分離法として有利である。
従来、分離溝による素子間絶縁分離を行なうと、分離溝
に囲まれた素子形成領域と分離溝の外側の素子を形成し
ない領域とは表面に形成される絶縁膜の種類と厚さは同
じ構造となっていた。
に囲まれた素子形成領域と分離溝の外側の素子を形成し
ない領域とは表面に形成される絶縁膜の種類と厚さは同
じ構造となっていた。
上述した従来の溝絶縁分離の構造では、フィールド領域
の上部には素子を形成する領域上と同一の絶縁膜を同一
の膜厚で形成する事となるので充分な膜厚の絶縁膜が得
られず、従って、さらに上部に形成する金属配線層と半
導体基板との間に少なからぬ量の浮遊容量が生じ、これ
が素子の高速動作の妨げとなる欠点があった。
の上部には素子を形成する領域上と同一の絶縁膜を同一
の膜厚で形成する事となるので充分な膜厚の絶縁膜が得
られず、従って、さらに上部に形成する金属配線層と半
導体基板との間に少なからぬ量の浮遊容量が生じ、これ
が素子の高速動作の妨げとなる欠点があった。
これを避ける為に、溝による絶縁分離と選択酸化による
酸化膜分離とを併用し、素子の配列の結果広いフィール
ド部が存在する領域には酸化膜分離を用い、また素子が
緻密に並ぶ領域には溝絶縁分離を用いる事は有効な方法
であるが、絶縁分離のための工程が著しく複雑になるだ
けでなく、素子を形成する為の後工程で行なう写真食刻
工程では分離溝と分離酸化膜の双方に同時に位置合わせ
を行なう事となるので、分離溝と分離酸化膜との相対位
置は予め厳密に合わせておかなければならないという制
約が生じ、高集積度の半導体装置にはこのように二種類
の絶縁分離方法を併用する事は望ましくない。
酸化膜分離とを併用し、素子の配列の結果広いフィール
ド部が存在する領域には酸化膜分離を用い、また素子が
緻密に並ぶ領域には溝絶縁分離を用いる事は有効な方法
であるが、絶縁分離のための工程が著しく複雑になるだ
けでなく、素子を形成する為の後工程で行なう写真食刻
工程では分離溝と分離酸化膜の双方に同時に位置合わせ
を行なう事となるので、分離溝と分離酸化膜との相対位
置は予め厳密に合わせておかなければならないという制
約が生じ、高集積度の半導体装置にはこのように二種類
の絶縁分離方法を併用する事は望ましくない。
本発明は、半導体基板表面に多結晶シリコンで内部を充
填した分離溝によって素子領域とフィールド領域とを分
離形成した半導体装置において、前記フィールド領域に
前記分離溝の幅の範囲で自己整合的に形成され、且つ前
記素子領域上の絶縁膜の厚さより厚いシリコン酸化膜を
有する。
填した分離溝によって素子領域とフィールド領域とを分
離形成した半導体装置において、前記フィールド領域に
前記分離溝の幅の範囲で自己整合的に形成され、且つ前
記素子領域上の絶縁膜の厚さより厚いシリコン酸化膜を
有する。
次に、本発明の実施例について２つを図面を参照して説
明する。
明する。
〔実施例１〕
第１の実施例として第１図の（ｃ）にその構造の縦断面
図を示した。分離溝の内壁は薄い酸化膜があり多結晶シ
リコン７で埋設されており、領域Ｂ（素子形成領域）の
表面にはシリコン酸化膜２とその上にシリコン窒化膜３
があり、領域Ａ（素子を形成しない領域）の表面には厚
い（５０００Å以上）シリコン酸化膜１０がある。
図を示した。分離溝の内壁は薄い酸化膜があり多結晶シ
リコン７で埋設されており、領域Ｂ（素子形成領域）の
表面にはシリコン酸化膜２とその上にシリコン窒化膜３
があり、領域Ａ（素子を形成しない領域）の表面には厚
い（５０００Å以上）シリコン酸化膜１０がある。
次に、この製造方法を第１図にもとすいて説明する。第
１図の（ａ）に示すように、Ｐ型シリコン基板１の主面
上を酸化して５００人の第１のシリコン酸化膜２を形成
し、気相成長により１０００人のシリコン窒化膜３を堆
積した後、ホトレジストパターンをマスクとした異方性
ドライエツチングによりシリコン窒化膜３、第１のシリ
コン酸化膜２及びシリコン基板１を順次食刻して幅１．
５μｍ、深さ４μｍの溝４を形成する。溝４の底部にＢ
＋イオンを注入しＰ＋チャネルストッパ層５を形成した
後ホトレジスト材を除去する。ここで溝４で分かれた領
域Ａは素子を形成しないフィールド領域であり、領域Ｂ
は素子を形成する活性領域である。次に第１図の（ｂ）
に示すように、シリコン窒化膜３をマスクとして酸化を
行ない溝４の側面及び底面に膜厚２０００人の第２のシ
リコン酸化膜６を形成し、ｔｇ４の内部を多結晶シリコ
ン７で埋設する。再びシリコン窒化膜３をマスクとして
酸化を行ない、多結晶シリコン７の表面に第３のシリコ
ン酸化膜８を１０００人形成する。
１図の（ａ）に示すように、Ｐ型シリコン基板１の主面
上を酸化して５００人の第１のシリコン酸化膜２を形成
し、気相成長により１０００人のシリコン窒化膜３を堆
積した後、ホトレジストパターンをマスクとした異方性
ドライエツチングによりシリコン窒化膜３、第１のシリ
コン酸化膜２及びシリコン基板１を順次食刻して幅１．
５μｍ、深さ４μｍの溝４を形成する。溝４の底部にＢ
＋イオンを注入しＰ＋チャネルストッパ層５を形成した
後ホトレジスト材を除去する。ここで溝４で分かれた領
域Ａは素子を形成しないフィールド領域であり、領域Ｂ
は素子を形成する活性領域である。次に第１図の（ｂ）
に示すように、シリコン窒化膜３をマスクとして酸化を
行ない溝４の側面及び底面に膜厚２０００人の第２のシ
リコン酸化膜６を形成し、ｔｇ４の内部を多結晶シリコ
ン７で埋設する。再びシリコン窒化膜３をマスクとして
酸化を行ない、多結晶シリコン７の表面に第３のシリコ
ン酸化膜８を１０００人形成する。
次にフィールド領域上のシリコン窒化膜３を除去する為
にホトレジストパターン９を形成し、プラズマエツチン
グを行なって露出しているシリコン窒化膜３を除去する
。次に第１図の（ｃ）に示すように、ホトレジスト材９
を除去した後、シリコン窒化膜３をマスクとして酸化を
行ない多結晶シリコン７の上部及びフィールド領域上に
６０００人の厚さの第４のシリコン酸化膜１０を形成し
て絶縁分離領域が完成する。この後、活性領域Ｂに素子
を形成し、素子の間を接続する金属配線層を形成する。
にホトレジストパターン９を形成し、プラズマエツチン
グを行なって露出しているシリコン窒化膜３を除去する
。次に第１図の（ｃ）に示すように、ホトレジスト材９
を除去した後、シリコン窒化膜３をマスクとして酸化を
行ない多結晶シリコン７の上部及びフィールド領域上に
６０００人の厚さの第４のシリコン酸化膜１０を形成し
て絶縁分離領域が完成する。この後、活性領域Ｂに素子
を形成し、素子の間を接続する金属配線層を形成する。
本実施例では溝４の食刻で形成したシリコン窒化膜パタ
ーンを活性領域上にのみ残す事により、溝に対して自己
整合的に第４のシリコン酸化膜１０を形成している。
ーンを活性領域上にのみ残す事により、溝に対して自己
整合的に第４のシリコン酸化膜１０を形成している。
〔実施例２〕
第２の実施例として第２図の（ｃ）にその構造の縦断面
図を示した。分離溝の内壁はシリコン酸化膜１１その上
にシリコン窒化膜があり多結晶シリコン７で埋設されて
おり、領域Ｂ（素子形成領域）の表面にはシリコン酸化
膜１１とその上にシリコン窒化膜３があり、領域Ａ（素
子を形成しない領域）の表面には厚い（５０００Å以上
）シリコン酸化膜１４がある。
図を示した。分離溝の内壁はシリコン酸化膜１１その上
にシリコン窒化膜があり多結晶シリコン７で埋設されて
おり、領域Ｂ（素子形成領域）の表面にはシリコン酸化
膜１１とその上にシリコン窒化膜３があり、領域Ａ（素
子を形成しない領域）の表面には厚い（５０００Å以上
）シリコン酸化膜１４がある。
次に、この製造方法を第２図にもとすいて説明する。第
２図（ａ）に示すようにＰ型シリコン基板１に異方性ド
ライエツチングにより幅１．５μｍ１深さ４．０μｍの
溝４を食刻し、溝の底部にＢ＋イオンを注入しＰ＋チャ
ネルストッパ層５を形成する。次に第２図の（ｂ）に示
すように、シリコン基板Ｉの表面及び溝４の側面と底面
に膜厚５００人の第１のシリコン酸化膜１１及び１００
０人のシリコン窒化膜１２を順次形成する。溝４の内部
を多結晶シリコン７で埋設し、多結晶シリコン７の表面
を酸化して膜厚１０００人の第２のシリコン酸化膜１３
を形成した後、第１の実施例と同じくホトレジストパタ
ーン９をマスクとしてフィールド領域上のシリコン窒化
膜１２を除去する。次に第２図の（ｃ）に示すように、
活性領域上に残したシリコン窒化膜１２をマスクとして
酸化を行ない多結晶シリコン７の上部及びフィールド領
域上に６０００人の厚さの第３のシリコン酸化膜１４を
得る。
２図（ａ）に示すようにＰ型シリコン基板１に異方性ド
ライエツチングにより幅１．５μｍ１深さ４．０μｍの
溝４を食刻し、溝の底部にＢ＋イオンを注入しＰ＋チャ
ネルストッパ層５を形成する。次に第２図の（ｂ）に示
すように、シリコン基板Ｉの表面及び溝４の側面と底面
に膜厚５００人の第１のシリコン酸化膜１１及び１００
０人のシリコン窒化膜１２を順次形成する。溝４の内部
を多結晶シリコン７で埋設し、多結晶シリコン７の表面
を酸化して膜厚１０００人の第２のシリコン酸化膜１３
を形成した後、第１の実施例と同じくホトレジストパタ
ーン９をマスクとしてフィールド領域上のシリコン窒化
膜１２を除去する。次に第２図の（ｃ）に示すように、
活性領域上に残したシリコン窒化膜１２をマスクとして
酸化を行ない多結晶シリコン７の上部及びフィールド領
域上に６０００人の厚さの第３のシリコン酸化膜１４を
得る。
ここで溝４に対して自己整合的にフィールド酸化膜であ
る第３のシリコン酸化膜が得られる事は第１の実施例と
同様である。また第２の実施例では溝の側面がシリコン
窒化膜で覆われている為、フィールド領域の酸化を厚く
行なっても活性領域への酸化の食い込みは全く生じない
。
る第３のシリコン酸化膜が得られる事は第１の実施例と
同様である。また第２の実施例では溝の側面がシリコン
窒化膜で覆われている為、フィールド領域の酸化を厚く
行なっても活性領域への酸化の食い込みは全く生じない
。
以上説明したように本発明は、深い溝による絶縁分離を
行なうにあたり、素子を形成しないフィールド領域のシ
リコン基板表面に５０００Å以上の厚さのシリコン酸化
膜を形成することにより、配線層とシリコン基板との間
の浮遊容量を低減し、高集積度でかつ高速動作の可能な
半導体装置が実現可能である。
行なうにあたり、素子を形成しないフィールド領域のシ
リコン基板表面に５０００Å以上の厚さのシリコン酸化
膜を形成することにより、配線層とシリコン基板との間
の浮遊容量を低減し、高集積度でかつ高速動作の可能な
半導体装置が実現可能である。
第１図の（ｃ）は本発明の第１の実施例の縦断面図であ
り、その（ａ）〜（ｃ）は主要工程における縦断面図、
第２図の（ｃ）は本発明の第２の実施例の縦断面図であ
り、その（ａ）〜（ｃ）は主要工程における縦断面図で
ある。 １・・・・・・Ｐ型シリコン基板、２・・・・・・第１
のシリコン酸化膜、３・・・・・・シリコン窒化膜、４
・・・・・・分離溝、５・・・・・・Ｐ″チヤネルスト
ツフ層６・・・・・・第２のシリコン酸化膜、７・・・
・・・多結晶シリコン、８・・・・・・第３のシリコン
酸化膜、９・・・・・・ホトレジスト、１０・・・・・
・第４のシリコン酸化膜、１１・・・・・・第１のシリ
コン酸化膜、１２・・・・・・シリコン窒化膜、１３・
・・・・・第２のシリコンＭ（［，１４・・・・・・第
３のシリコン酸化膜、Ａ・・・・・・フィールド領域、
Ｂ・・・・・・活性領域。
り、その（ａ）〜（ｃ）は主要工程における縦断面図、
第２図の（ｃ）は本発明の第２の実施例の縦断面図であ
り、その（ａ）〜（ｃ）は主要工程における縦断面図で
ある。 １・・・・・・Ｐ型シリコン基板、２・・・・・・第１
のシリコン酸化膜、３・・・・・・シリコン窒化膜、４
・・・・・・分離溝、５・・・・・・Ｐ″チヤネルスト
ツフ層６・・・・・・第２のシリコン酸化膜、７・・・
・・・多結晶シリコン、８・・・・・・第３のシリコン
酸化膜、９・・・・・・ホトレジスト、１０・・・・・
・第４のシリコン酸化膜、１１・・・・・・第１のシリ
コン酸化膜、１２・・・・・・シリコン窒化膜、１３・
・・・・・第２のシリコンＭ（［，１４・・・・・・第
３のシリコン酸化膜、Ａ・・・・・・フィールド領域、
Ｂ・・・・・・活性領域。
Claims (1)
- 半導体基板表面に多結晶シリコンで内部を充填した分離
溝によって素子領域とフィールド領域とを分離形成した
半導体装置において、前記フィールド領域に前記分離溝
の幅の範囲で自己整合的に形成され、かつ前記素子領域
上の絶縁膜の厚さより厚いシリコン酸化膜を有すること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18101388A JPH0230160A (ja) | 1988-07-19 | 1988-07-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18101388A JPH0230160A (ja) | 1988-07-19 | 1988-07-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0230160A true JPH0230160A (ja) | 1990-01-31 |
Family
ID=16093224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18101388A Pending JPH0230160A (ja) | 1988-07-19 | 1988-07-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0230160A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283305A (ja) * | 1994-01-19 | 1995-10-27 | Hyundai Electron Ind Co Ltd | トレンチ素子分離膜を有する半導体装置及びその製造方法 |
| KR20030057282A (ko) * | 2001-12-28 | 2003-07-04 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6060736A (ja) * | 1983-09-14 | 1985-04-08 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPS60136327A (ja) * | 1983-12-26 | 1985-07-19 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6379343A (ja) * | 1986-09-24 | 1988-04-09 | Hitachi Ltd | 半導体集積回路装置 |
-
1988
- 1988-07-19 JP JP18101388A patent/JPH0230160A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6060736A (ja) * | 1983-09-14 | 1985-04-08 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPS60136327A (ja) * | 1983-12-26 | 1985-07-19 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6379343A (ja) * | 1986-09-24 | 1988-04-09 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283305A (ja) * | 1994-01-19 | 1995-10-27 | Hyundai Electron Ind Co Ltd | トレンチ素子分離膜を有する半導体装置及びその製造方法 |
| KR20030057282A (ko) * | 2001-12-28 | 2003-07-04 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6118147A (ja) | 半導体デバイスの形成方法 | |
| JPS6348180B2 (ja) | ||
| TW200418130A (en) | Semiconductor-on-insulator chip and method thereof | |
| JPS6325947A (ja) | 半導体装置の製造方法 | |
| US5061653A (en) | Trench isolation process | |
| US4775644A (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPS5898943A (ja) | 半導体装置の製造方法 | |
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JPH05849B2 (ja) | ||
| JPH0230160A (ja) | 半導体装置 | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPS61228650A (ja) | 半導体装置の製造方法 | |
| JPH0513535B2 (ja) | ||
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JPS61289642A (ja) | 半導体集積回路装置の製造方法 | |
| JP2568638B2 (ja) | 半導体装置の製造方法 | |
| JPH08195436A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JP3321613B2 (ja) | シリコン基板中への浅溝・深溝形成方法 | |
| JPH01214064A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JPH06104334A (ja) | 半導体装置 | |
| JP2767104B2 (ja) | 半導体装置の製造方法 | |
| JP3059749B2 (ja) | 半導体装置の製造方法 | |
| KR950005273B1 (ko) | 반도체장치의 제조방법 | |
| JPH0834241B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS63122239A (ja) | 半導体装置の製造方法 |