JPH023981A - 不揮発性メモリの書き換え方法 - Google Patents
不揮発性メモリの書き換え方法Info
- Publication number
- JPH023981A JPH023981A JP63152389A JP15238988A JPH023981A JP H023981 A JPH023981 A JP H023981A JP 63152389 A JP63152389 A JP 63152389A JP 15238988 A JP15238988 A JP 15238988A JP H023981 A JPH023981 A JP H023981A
- Authority
- JP
- Japan
- Prior art keywords
- rewriting
- eeprom
- nonvolatile memory
- baking
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はフローティングゲート構造を有する不揮発性メ
モリの繰り返しの書き換え方法に関する。
モリの繰り返しの書き換え方法に関する。
（従来の技術）
従来、電気的に書き込み消去が可能な読取専用メモリ（
Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ
ＰｒｏｇｒａｍａｂｌｅＲＯＭ）（以下、ＥＥ Ｆ
ＲＯＭという）の１つとして、トンネリング注入により
書き込み消去を行うフローティングゲート構造を有する
不揮発性メモリがよく知られている。
Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ
ＰｒｏｇｒａｍａｂｌｅＲＯＭ）（以下、ＥＥ Ｆ
ＲＯＭという）の１つとして、トンネリング注入により
書き込み消去を行うフローティングゲート構造を有する
不揮発性メモリがよく知られている。
第３図は代表的なフローティングゲート構造の不揮発性
メモリを説明する構造断面図である。第３図において、
Ｐ型のシリコン基板１の中にＮ型拡散層からなるソース
２及びドレイン３が形成され、ソース２、ドレイン３に
またがって酸化シリコン膜４が形成されるとともに、こ
の酸化シリコン膜４の一部分のみを開孔し、この間孔部
にトネリング媒体となる薄い酸化シリコン膜５が形成さ
れ、酸化シリコン膜４，５の上にフローティングゲート
電極６、酸化シリコン膜７及びコントロールゲート電極
８が順次積層された構造である。この′ようなフローテ
ィングゲート構造を有する不揮発性メモリは、ドレイン
３の上の薄い酸化シリコン膜５を介して電荷のトネンリ
ングを行い、薄い酸化シリンコン膜５の−Ｌのフローテ
ィングゲート電極６に電荷を蓄積させ、トランジスタの
閾値電圧を変化させて情報を記憶させることを原理とし
ている。したがって、第３図に示すごとき不揮発性メモ
リの書き換え方法として、まずデータを消去する場合は
コントロールゲート電極８及びＰ型シリコン基板１の電
位をＯｖ、ソース２をオープンにし、ドレイン３に高電
圧（通常１５Ｖ〜２５ｖ）のパルスを印加して行ない、
一方データを書き込む場合はＰ型シリコン基板１及びド
レイン３をＯｖ、ソース２をオープンとし、コントロー
ルゲート電極８に高電圧（通常１５Ｖ〜２５ｖ）のパル
スを印加することにより行い１通常、上記の消去と書き
込みを交互に繰り返すことにより書き換えを行っている
。
メモリを説明する構造断面図である。第３図において、
Ｐ型のシリコン基板１の中にＮ型拡散層からなるソース
２及びドレイン３が形成され、ソース２、ドレイン３に
またがって酸化シリコン膜４が形成されるとともに、こ
の酸化シリコン膜４の一部分のみを開孔し、この間孔部
にトネリング媒体となる薄い酸化シリコン膜５が形成さ
れ、酸化シリコン膜４，５の上にフローティングゲート
電極６、酸化シリコン膜７及びコントロールゲート電極
８が順次積層された構造である。この′ようなフローテ
ィングゲート構造を有する不揮発性メモリは、ドレイン
３の上の薄い酸化シリコン膜５を介して電荷のトネンリ
ングを行い、薄い酸化シリンコン膜５の−Ｌのフローテ
ィングゲート電極６に電荷を蓄積させ、トランジスタの
閾値電圧を変化させて情報を記憶させることを原理とし
ている。したがって、第３図に示すごとき不揮発性メモ
リの書き換え方法として、まずデータを消去する場合は
コントロールゲート電極８及びＰ型シリコン基板１の電
位をＯｖ、ソース２をオープンにし、ドレイン３に高電
圧（通常１５Ｖ〜２５ｖ）のパルスを印加して行ない、
一方データを書き込む場合はＰ型シリコン基板１及びド
レイン３をＯｖ、ソース２をオープンとし、コントロー
ルゲート電極８に高電圧（通常１５Ｖ〜２５ｖ）のパル
スを印加することにより行い１通常、上記の消去と書き
込みを交互に繰り返すことにより書き換えを行っている
。
第４図は、上記従来の書き換え方法はよるメモリ特性の
劣化を示す特性図である。フローティングゲート構造の
半導体メモリは、消去と書き込みを繰り返して行った場
合、第４図に示す如く、通常メモリの窓幅（消去状態と
書き込み状態の閾値電圧の差ΔＶ ｔｈ）が、書き換え
回数が〜１０”回まで大きくなり、１０２回以１−にな
ると小さくなるといった現象を有する。また、繰り返し
の書き換え回数を増加させると１０’〜１０’回程度の
回数で破壊現象が起る。
劣化を示す特性図である。フローティングゲート構造の
半導体メモリは、消去と書き込みを繰り返して行った場
合、第４図に示す如く、通常メモリの窓幅（消去状態と
書き込み状態の閾値電圧の差ΔＶ ｔｈ）が、書き換え
回数が〜１０”回まで大きくなり、１０２回以１−にな
ると小さくなるといった現象を有する。また、繰り返し
の書き換え回数を増加させると１０’〜１０’回程度の
回数で破壊現象が起る。
（発明が解決しようとする課題）
」１記にのべた如く、フローティングゲート構造の半導
体メモリにおいては、上記従来の書き換え方法では繰り
返しの書き換え回数を増加させると劣化現象を有し、繰
り返しの書き換え回数が１０４〜ｌＯｓ回程度になると
致命的な破壊現象が起こり、信頼性の問題を有していた
。
体メモリにおいては、上記従来の書き換え方法では繰り
返しの書き換え回数を増加させると劣化現象を有し、繰
り返しの書き換え回数が１０４〜ｌＯｓ回程度になると
致命的な破壊現象が起こり、信頼性の問題を有していた
。
本発明上記従来の問題を解決するものであり、フローテ
ィングゲート構造の半導体メモリの書き換え方法におい
て、書き換え回数の増加を容易に実現できる書き換え方
法を提供することを目的とするものである。
ィングゲート構造の半導体メモリの書き換え方法におい
て、書き換え回数の増加を容易に実現できる書き換え方
法を提供することを目的とするものである。
′（課題を解決するための手段）
本発明は上記目的を達成するために、フローティングゲ
ー１−構造を有する不揮発性メモリの書き換え方法にお
いて、一定回数の繰り返し書き換えを行った後に必ずベ
ーキングを施すものである。
ー１−構造を有する不揮発性メモリの書き換え方法にお
いて、一定回数の繰り返し書き換えを行った後に必ずベ
ーキングを施すものである。
（作 用）
検討によれば、繰り返し書き換え回数が１０２回程１ま
ではトンネル酸化膜中にホールが生成し、このホールが
実効トンネル電界を増加させるため、メモリ窓幅（ΔＶ
ｔｈ）が増大するものと考えられ、さらに繰り返し書
き換え回数が１０２回以−トになると、トンネル酸化膜
中に電子がトラップされるようになり、このためメモリ
窓幅が減少してゆき、最終的にトラップされた電子の電
荷により局部的に酸化シリコン膜の真性破壊が起こるも
のと推定される。また、トンネル酸化膜中にトラップさ
れた電子は、１００℃以上の温度でベークすると容易に
放出できることがわかった。したがって、電子のトラッ
ピングによりトンネル酸化膜の真性破壊が起る前にベー
キングを行うことにより、トラップされた電子を放出す
る作用を有し繰り返し書き換え回数を増大させる効果を
有する。
ではトンネル酸化膜中にホールが生成し、このホールが
実効トンネル電界を増加させるため、メモリ窓幅（ΔＶ
ｔｈ）が増大するものと考えられ、さらに繰り返し書
き換え回数が１０２回以−トになると、トンネル酸化膜
中に電子がトラップされるようになり、このためメモリ
窓幅が減少してゆき、最終的にトラップされた電子の電
荷により局部的に酸化シリコン膜の真性破壊が起こるも
のと推定される。また、トンネル酸化膜中にトラップさ
れた電子は、１００℃以上の温度でベークすると容易に
放出できることがわかった。したがって、電子のトラッ
ピングによりトンネル酸化膜の真性破壊が起る前にベー
キングを行うことにより、トラップされた電子を放出す
る作用を有し繰り返し書き換え回数を増大させる効果を
有する。
（実施例）
第１図は本発明の一実施例の不揮発性メモリの書き換え
方法を示す図である。第１図により書き換え方法を説明
する。第３図に示したごときフローティングゲート型の
不揮発性メモリをパッケージに組み立てた状態で、通常
の書き換え方法（上記従来の書き換え方法）による１０
″′回まで書き換えを行う。次いで、２００℃のベーク
炉の中にパッケージ状態のままで約５時間放置する。そ
の後べ一り炉から出し通常の書き換え方法により１０’
回の書き換えを行い、その後再度ベーキングを行うとい
った繰り返しにより書き換えを行う。
方法を示す図である。第１図により書き換え方法を説明
する。第３図に示したごときフローティングゲート型の
不揮発性メモリをパッケージに組み立てた状態で、通常
の書き換え方法（上記従来の書き換え方法）による１０
″′回まで書き換えを行う。次いで、２００℃のベーク
炉の中にパッケージ状態のままで約５時間放置する。そ
の後べ一り炉から出し通常の書き換え方法により１０’
回の書き換えを行い、その後再度ベーキングを行うとい
った繰り返しにより書き換えを行う。
第２図は、上記第１図の示す書き換え方法によるメモリ
の劣化特性を示したものである。第２図において、縦軸
は閾値電圧、横軸は繰り返し書き換え回数を示しており
、１０’回書き換えごとにベーキングを行うことにより
、はぼ初期の閾値電圧まで回復するため、１０’回書き
換えを行ってもメモリの破壊は起こらず、書き換え回数
の著しい増加を実現できることがわかる。
の劣化特性を示したものである。第２図において、縦軸
は閾値電圧、横軸は繰り返し書き換え回数を示しており
、１０’回書き換えごとにベーキングを行うことにより
、はぼ初期の閾値電圧まで回復するため、１０’回書き
換えを行ってもメモリの破壊は起こらず、書き換え回数
の著しい増加を実現できることがわかる。
また、本発明の効果が十分得られるベーク温度について
は、１００℃以上の温度で顕著な効果が得られ、ベーク
時間については、２００℃程度の温度だと３〜５時間で
十分な効果が得られる。一方、ベーキングとベーキング
の間の書き換え回数については、真性破壊が起こらない
程度の回数にする必要から１０ｓ回以下の回数が望まし
い。
は、１００℃以上の温度で顕著な効果が得られ、ベーク
時間については、２００℃程度の温度だと３〜５時間で
十分な効果が得られる。一方、ベーキングとベーキング
の間の書き換え回数については、真性破壊が起こらない
程度の回数にする必要から１０ｓ回以下の回数が望まし
い。
なお、本実施例ではベーク方法として通常のベーク炉を
用いる方法を示したが、パッケージの中にヒータを埋め
込みそれで加熱する方法など、メモリチップが加熱でき
る方法であればどんな方法でもよいことは言うまでもな
い。
用いる方法を示したが、パッケージの中にヒータを埋め
込みそれで加熱する方法など、メモリチップが加熱でき
る方法であればどんな方法でもよいことは言うまでもな
い。
（発明の効果）
本発明は上記の実施例から明らかなように、書き換え回
数の大幅な増加が容易に実現でき、フローティングゲー
ト構造の半導体メモリの信頼性の向」―に大きな効果を
有する６
数の大幅な増加が容易に実現でき、フローティングゲー
ト構造の半導体メモリの信頼性の向」―に大きな効果を
有する６
第１図は本発明の一実施例の処理方法を示す図、第２図
は本発明の一実施例の効果を示す劣化特性図、第３図は
フローティングゲ−１・構造の不揮発性メモリの概略的
な構造断面図、第４図は従来の書き換え方法によるメモ
リの劣化特性図である。 １ ・・ Ｐ型シリコン基板、 ２ ・・・ソース、３
・・・ ドレイン、 ４，７ ・・・酸化シリコン膜
、 ５ ・・・ トネンリング媒体となる薄い酸化シリ
コン膜、 ６ ・・・ フローティングゲート電極、
８ ・・コントロールゲート電極。 特許出願人 松下電子工業株式会社 第 図 第３図 第２図 ° Ｐ型−／１ノフン差４反 ２ ソース ３・・・ドシにン飯化シリ
コン臘 トンキ゛ルク゛棒系もしなる簿（゛醸化シ・）つ替良フ
リー角ンク゛デートψＪ女 つントυ−ｌレケ゛−トギ」岳
は本発明の一実施例の効果を示す劣化特性図、第３図は
フローティングゲ−１・構造の不揮発性メモリの概略的
な構造断面図、第４図は従来の書き換え方法によるメモ
リの劣化特性図である。 １ ・・ Ｐ型シリコン基板、 ２ ・・・ソース、３
・・・ ドレイン、 ４，７ ・・・酸化シリコン膜
、 ５ ・・・ トネンリング媒体となる薄い酸化シリ
コン膜、 ６ ・・・ フローティングゲート電極、
８ ・・コントロールゲート電極。 特許出願人 松下電子工業株式会社 第 図 第３図 第２図 ° Ｐ型−／１ノフン差４反 ２ ソース ３・・・ドシにン飯化シリ
コン臘 トンキ゛ルク゛棒系もしなる簿（゛醸化シ・）つ替良フ
リー角ンク゛デートψＪ女 つントυ−ｌレケ゛−トギ」岳
Claims (3)
- （１）フローティングゲート構造を有する不揮発性メモ
リの書き換え方法において、一定回数の繰り返し書き換
えを行った後に必ずベーキングを施すことを特徴とする
不揮発性メモリの書き換え方法。 - （２）ベーキングの温度が１００℃以上であることを特
徴とする請求項（１）記載の不揮発性メモリの書き換え
方法。 - （３）一定回数の書き換え回数が１０＾Ｓ回以下である
ことを特徴とする請求項（１）または（２）記載の不揮
発性メモリの書き換え方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15238988A JP2745131B2 (ja) | 1988-06-22 | 1988-06-22 | トンネル注入型不揮発性メモリの書き換え方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15238988A JP2745131B2 (ja) | 1988-06-22 | 1988-06-22 | トンネル注入型不揮発性メモリの書き換え方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH023981A true JPH023981A (ja) | 1990-01-09 |
| JP2745131B2 JP2745131B2 (ja) | 1998-04-28 |
Family
ID=15539447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15238988A Expired - Lifetime JP2745131B2 (ja) | 1988-06-22 | 1988-06-22 | トンネル注入型不揮発性メモリの書き換え方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2745131B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04315476A (ja) * | 1991-04-15 | 1992-11-06 | Nippondenso Co Ltd | 酸化膜中のトラップ密度低減方法、及び半導体装置の製造方法 |
| US7817477B2 (en) | 2007-03-30 | 2010-10-19 | Oki Semiconductor Co., Ltd. | Manufacturing method, remanufacturing method and reshipping method for a semiconductor memory device |
-
1988
- 1988-06-22 JP JP15238988A patent/JP2745131B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04315476A (ja) * | 1991-04-15 | 1992-11-06 | Nippondenso Co Ltd | 酸化膜中のトラップ密度低減方法、及び半導体装置の製造方法 |
| US7817477B2 (en) | 2007-03-30 | 2010-10-19 | Oki Semiconductor Co., Ltd. | Manufacturing method, remanufacturing method and reshipping method for a semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2745131B2 (ja) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4002712B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 | |
| CN100555452C (zh) | 非易失性存储器的多电平单元编程方法 | |
| JP3980874B2 (ja) | 半導体記憶装置及びその駆動方法 | |
| KR100311109B1 (ko) | 비휘발성반도체기억장치의소거방법 | |
| US6690601B2 (en) | Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same | |
| CN100481258C (zh) | 非易失性存储单元的空穴退火方法 | |
| US6882575B2 (en) | Erasing method for non-volatile memory | |
| JP3584607B2 (ja) | 不揮発性記憶装置 | |
| JPH09162313A (ja) | 不揮発性半導体記憶装置およびその使用方法 | |
| JPH07193151A (ja) | 不揮発性半導体記憶装置及びその記憶方法 | |
| US8446778B2 (en) | Method for operating a flash memory device | |
| US7400538B2 (en) | NROM memory device with enhanced endurance | |
| JP2005012219A (ja) | Ｓｏｎｏｓメモリ素子及びそのデータ消去方法 | |
| US7079424B1 (en) | Methods and systems for reducing erase times in flash memory devices | |
| US5883835A (en) | Control method for non-volatile memory | |
| JPH04310697A (ja) | 不揮発性半導体記憶装置の起動方法 | |
| JP4602331B2 (ja) | 個別電荷蓄積素子を有するメモリのプログラミング | |
| TWI451423B (zh) | 非揮發性記憶胞之操作方法及運用該方法之記憶體裝置 | |
| EP1555673B1 (en) | Nonvolatile semiconductor memory and operating method of the memory | |
| JPH023981A (ja) | 不揮発性メモリの書き換え方法 | |
| JPH04310696A (ja) | 不揮発性半導体記憶装置の起動方法 | |
| CN100353529C (zh) | 识别程序化及抹除存储单元中的逻辑信息的方法 | |
| CN100477282C (zh) | 降低储存装置中第二位元效应的装置及其操作方法 | |
| US6381178B1 (en) | Non-volatile semiconductor memory device and method of rewriting data stored in non-volatile semiconductor memory device | |
| CN1259716C (zh) | 非易失性存储器的擦除方法 |