JPH0237777A - 縦型電界効果トランジスタ - Google Patents
縦型電界効果トランジスタInfo
- Publication number
- JPH0237777A JPH0237777A JP63188726A JP18872688A JPH0237777A JP H0237777 A JPH0237777 A JP H0237777A JP 63188726 A JP63188726 A JP 63188726A JP 18872688 A JP18872688 A JP 18872688A JP H0237777 A JPH0237777 A JP H0237777A
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion layer
- gate
- drain
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 abstract description 25
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
- H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/662—Vertical DMOS [VDMOS] FETs having a drift region having a doping concentration that is higher between adjacent body regions relative to other parts of the drift region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
- H10D62/156—Drain regions of DMOS transistors
- H10D62/157—Impurity concentrations or distributions
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ産業上の利用分野〕
本発明は半導体装置に関し、特に基板表面のドレイン領
域の濃度を高くしてオン抵抗を小さくした縦型電界効果
トランジスタ（以下、縦型ＭＯ８ＦＥＴという）に関す
る。
域の濃度を高くしてオン抵抗を小さくした縦型電界効果
トランジスタ（以下、縦型ＭＯ８ＦＥＴという）に関す
る。
従来、この種の縦型ＭＯ３ＦＥＴはＮ型半導体基板の場
合、第３図に示すにＮ＋半導体基板１をドレイン電極り
とし、その上にＮ−半導体層２およびＮ＋拡散層３を有
し、Ｎ＋拡散層３にＰ型ベース拡散層４とＮ型ソース拡
散層５とを有し、これらＰ型ベース拡散層４とＮ型ソー
ス拡散層５とはソース電極５で短絡されており、隣接す
るＮ型ソース拡散層５間にゲート絶縁膜７を介してゲー
ト電極Ｇが設けられた構造となっており、ゲート電極Ｇ
の直下には高濃度のＮ＋拡散層３がドレイン領域として
設けられてオン抵抗を低減する構造となっていた。
合、第３図に示すにＮ＋半導体基板１をドレイン電極り
とし、その上にＮ−半導体層２およびＮ＋拡散層３を有
し、Ｎ＋拡散層３にＰ型ベース拡散層４とＮ型ソース拡
散層５とを有し、これらＰ型ベース拡散層４とＮ型ソー
ス拡散層５とはソース電極５で短絡されており、隣接す
るＮ型ソース拡散層５間にゲート絶縁膜７を介してゲー
ト電極Ｇが設けられた構造となっており、ゲート電極Ｇ
の直下には高濃度のＮ＋拡散層３がドレイン領域として
設けられてオン抵抗を低減する構造となっていた。
上述した従来の縦型ＭＯ８ＦＥＴはゲート電極直下のド
レイン領域として作用する部分の表面の不純物濃度が高
いため、ドレイン、ソース間バイアス時に空乏層の広が
りが少なく、ゲート、ドレイン間の帰還容量Ｃ６Ｄが大
きくなり、スイッチング時間を速くできないという欠点
があった。
レイン領域として作用する部分の表面の不純物濃度が高
いため、ドレイン、ソース間バイアス時に空乏層の広が
りが少なく、ゲート、ドレイン間の帰還容量Ｃ６Ｄが大
きくなり、スイッチング時間を速くできないという欠点
があった。
本発明によれば、ドレイン領域として作用する半導体基
体表面にこの半導体基体を介して互いに対向する部分を
有するベース領域とこのベース領域内に形成されたソー
ス領域とを有し、ソース領域間にはベース領域上で薄く
半導体基体上で厚いゲート絶縁膜を介してゲート電極が
設けられた縦型ＭＯ８ＦＥＴを得る。ゲート絶縁膜の厚
い部分下の半導体基体表面は望ましくは不純物濃度をそ
の下部の不純物濃度より低くされる。
体表面にこの半導体基体を介して互いに対向する部分を
有するベース領域とこのベース領域内に形成されたソー
ス領域とを有し、ソース領域間にはベース領域上で薄く
半導体基体上で厚いゲート絶縁膜を介してゲート電極が
設けられた縦型ＭＯ８ＦＥＴを得る。ゲート絶縁膜の厚
い部分下の半導体基体表面は望ましくは不純物濃度をそ
の下部の不純物濃度より低くされる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
Ｎ＋＋半導体基体１上にＮ−半導体層２およびＮ＋型広
拡散層３有している。Ｐ型ベース領域４は島状又は格子
状に設けられて互いに対向する部分が存在するような形
状とされている。これらＰ型ベース領域４間のＮ＋型型
数散層３上は低濃度のＮ−拡散層６を有している。Ｎ＋
型広拡散層３耐圧が低下しない程度の濃度と深さで形成
されており、Ｎ−型拡散層４はＮ＋＋散層３に例えばポ
ロンをイオン注入することにより不純物濃度を補償して
形成する。Ｎ型ソース領域５間のＰ型ベース領域上には
薄く、Ｎ−型拡散層６上には厚くゲート絶縁膜７が設け
られている。このゲート絶縁膜７の厚い部分はチャネル
に影響を与えないゲート酸化膜の一部を選択的に厚く酸
化（いわゆるロコス酸化）して薄い部分の１０倍程度の
厚さにする。
拡散層３有している。Ｐ型ベース領域４は島状又は格子
状に設けられて互いに対向する部分が存在するような形
状とされている。これらＰ型ベース領域４間のＮ＋型型
数散層３上は低濃度のＮ−拡散層６を有している。Ｎ＋
型広拡散層３耐圧が低下しない程度の濃度と深さで形成
されており、Ｎ−型拡散層４はＮ＋＋散層３に例えばポ
ロンをイオン注入することにより不純物濃度を補償して
形成する。Ｎ型ソース領域５間のＰ型ベース領域上には
薄く、Ｎ−型拡散層６上には厚くゲート絶縁膜７が設け
られている。このゲート絶縁膜７の厚い部分はチャネル
に影響を与えないゲート酸化膜の一部を選択的に厚く酸
化（いわゆるロコス酸化）して薄い部分の１０倍程度の
厚さにする。
ケート絶縁膜７上には多結晶シリコンのゲート電極Ｇが
設けられている。
設けられている。
次に、第２図を参照してその特徴ある製造工程について
説明する。Ｎ＋型広拡散層３形成した後表面にゲート酸
化膜となる酸化膜７なつける。その上を窒化膜８で覆い
レジストうでＮ−型層を形成するところを選択的にエツ
チングする。その後ポロンをイオン注入してＮ′″型層
を形成する。同じ窒化膜をマスクとしてゲート酸化膜を
ロコス酸化して１０倍程度の厚さに形成する。
説明する。Ｎ＋型広拡散層３形成した後表面にゲート酸
化膜となる酸化膜７なつける。その上を窒化膜８で覆い
レジストうでＮ−型層を形成するところを選択的にエツ
チングする。その後ポロンをイオン注入してＮ′″型層
を形成する。同じ窒化膜をマスクとしてゲート酸化膜を
ロコス酸化して１０倍程度の厚さに形成する。
本実施例によればゲート電極Ｇはゲート絶縁膜７の厚い
部分を介してドレインとして作用するＮ−型拡散層６上
に設けられているので、ゲート・ドレイン間寄生容量Ｃ
６Ｄが小さくなり、Ｎ＋型広拡散層３よってオン抵抗が
小さくされているにもかがわらず高速スイッチングが可
能である。又、ドレイン・ゲート間耐圧も大きいものが
得られる。
部分を介してドレインとして作用するＮ−型拡散層６上
に設けられているので、ゲート・ドレイン間寄生容量Ｃ
６Ｄが小さくなり、Ｎ＋型広拡散層３よってオン抵抗が
小さくされているにもかがわらず高速スイッチングが可
能である。又、ドレイン・ゲート間耐圧も大きいものが
得られる。
以上にＮチャネル型縦型ＭＯ８ＦＥＴについて説明した
が、本発明はＰチャネル型縦型ＭＯ８ＦＥＴについても
同様に適用可能なことは明らかである。
が、本発明はＰチャネル型縦型ＭＯ８ＦＥＴについても
同様に適用可能なことは明らかである。
以上説明したように、本発明はゲート電極直下のドレイ
ン層の基板表面の濃度を補償することでオン抵抗をあま
り増大させることなくゲート・ドレイン間の容量を低減
できる。又ゲート酸化膜の一部をロコス酸化により厚く
することでさらにゲート・ドレイン間の容量を低減しス
イッチング時間を速くできる効果がある。またゲート酸
化膜をロコス酸化することでゲート酸化膜の絶縁耐量を
向上できる効果がある。
ン層の基板表面の濃度を補償することでオン抵抗をあま
り増大させることなくゲート・ドレイン間の容量を低減
できる。又ゲート酸化膜の一部をロコス酸化により厚く
することでさらにゲート・ドレイン間の容量を低減しス
イッチング時間を速くできる効果がある。またゲート酸
化膜をロコス酸化することでゲート酸化膜の絶縁耐量を
向上できる効果がある。
第１図は本発明の一実施例による縦型ＭＯ８ＦＥＴの縦
断面図、第２図はその製造方法の特徴ある工程を示す縦
断面図、第３図は従来の縦型ＭＯ３ＦＥＴの縦断面であ
る。 １・・・・・・Ｎ＋＋半導体基板、２・旧・・Ｎ−半導
体、３・・・・・・Ｎ＋型型数散層４・・団・Ｐ型拡散
層、５・・・・・・Ｎ型拡散層、６・・・・・・Ｎ−拡
散層、７・・・・・・絶縁膜、８・・・・・・窒化膜、
９・川・・レジスト。 代理人 弁理士 内 原 晋
断面図、第２図はその製造方法の特徴ある工程を示す縦
断面図、第３図は従来の縦型ＭＯ３ＦＥＴの縦断面であ
る。 １・・・・・・Ｎ＋＋半導体基板、２・旧・・Ｎ−半導
体、３・・・・・・Ｎ＋型型数散層４・・団・Ｐ型拡散
層、５・・・・・・Ｎ型拡散層、６・・・・・・Ｎ−拡
散層、７・・・・・・絶縁膜、８・・・・・・窒化膜、
９・川・・レジスト。 代理人 弁理士 内 原 晋
Claims (2)
- （１）ドレインとして作用する半導体基体の表面に、互
いに対向する部分を有するようにベース領域とその内部
のソース領域とを有し、対向する前記ソース領域間には
前記ベース領域上で薄くかつ前記半導体基体上で厚く形
成されたゲート絶縁膜を介しゲート電極が形成されてい
ることを特徴とする縦型電界効果トランジスタ。 - （２）前記ゲート絶縁膜の厚い部分下の前記半導体基体
表面は表面濃度が薄くなされていることを特徴とする特
許請求の範囲第（１）項記載の縦型電界効果トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63188726A JPH0237777A (ja) | 1988-07-27 | 1988-07-27 | 縦型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63188726A JPH0237777A (ja) | 1988-07-27 | 1988-07-27 | 縦型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0237777A true JPH0237777A (ja) | 1990-02-07 |
Family
ID=16228704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63188726A Pending JPH0237777A (ja) | 1988-07-27 | 1988-07-27 | 縦型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0237777A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04125972A (ja) * | 1990-09-17 | 1992-04-27 | Fuji Electric Co Ltd | Ｍｏｓ型半導体素子の製造方法 |
| US5661314A (en) * | 1990-05-09 | 1997-08-26 | International Rectifier Corporation | Power transistor device having ultra deep increased concentration |
| JP2002353450A (ja) * | 2001-05-29 | 2002-12-06 | Matsushita Electric Works Ltd | 半導体装置 |
| US6563169B1 (en) | 1999-04-09 | 2003-05-13 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device with high withstand voltage and a drain layer having a highly conductive region connectable to a diffused source layer by an inverted layer |
| US6703665B1 (en) | 1999-08-20 | 2004-03-09 | Shindengen Electric Manufacturing Co., Ltd. | Transistor |
| JP2006511961A (ja) * | 2002-12-20 | 2006-04-06 | クリー インコーポレイテッド | 縦型ｊｆｅｔ制限型シリコンカーバイドパワー金属酸化膜半導体電界効果トランジスタおよび縦型ｊｆｅｔ制限型シリコンカーバイド金属酸化膜半導体電界効果トランジスタを製造する方法 |
| US7135739B2 (en) | 2003-12-22 | 2006-11-14 | Nec Electronics Corporation | Vertical-type metal insulator semiconductor field effect transistor device, and production method for manufacturing such transistor device |
| JP2008262982A (ja) * | 2007-04-10 | 2008-10-30 | Toyota Central R&D Labs Inc | Ｉｉｉ族窒化物半導体装置とその製造方法 |
| US7482285B2 (en) | 1999-06-09 | 2009-01-27 | International Rectifier Corporation | Dual epitaxial layer for high voltage vertical conduction power MOSFET devices |
| JP2009071082A (ja) * | 2007-09-14 | 2009-04-02 | Mitsubishi Electric Corp | 半導体装置 |
| JP2015015493A (ja) * | 2014-09-12 | 2015-01-22 | ローム株式会社 | 半導体装置 |
| US10727318B2 (en) | 2010-03-30 | 2020-07-28 | Rohm Co., Ltd. | Semiconductor device VDMOS having a gate insulating film having a high dielectric constant portion contacting the drift region for relaxing an electric field generated in the gate insulating film |
-
1988
- 1988-07-27 JP JP63188726A patent/JPH0237777A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661314A (en) * | 1990-05-09 | 1997-08-26 | International Rectifier Corporation | Power transistor device having ultra deep increased concentration |
| JPH04125972A (ja) * | 1990-09-17 | 1992-04-27 | Fuji Electric Co Ltd | Ｍｏｓ型半導体素子の製造方法 |
| US6563169B1 (en) | 1999-04-09 | 2003-05-13 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device with high withstand voltage and a drain layer having a highly conductive region connectable to a diffused source layer by an inverted layer |
| US7482285B2 (en) | 1999-06-09 | 2009-01-27 | International Rectifier Corporation | Dual epitaxial layer for high voltage vertical conduction power MOSFET devices |
| US6703665B1 (en) | 1999-08-20 | 2004-03-09 | Shindengen Electric Manufacturing Co., Ltd. | Transistor |
| JP2002353450A (ja) * | 2001-05-29 | 2002-12-06 | Matsushita Electric Works Ltd | 半導体装置 |
| JP2006511961A (ja) * | 2002-12-20 | 2006-04-06 | クリー インコーポレイテッド | 縦型ｊｆｅｔ制限型シリコンカーバイドパワー金属酸化膜半導体電界効果トランジスタおよび縦型ｊｆｅｔ制限型シリコンカーバイド金属酸化膜半導体電界効果トランジスタを製造する方法 |
| US7135739B2 (en) | 2003-12-22 | 2006-11-14 | Nec Electronics Corporation | Vertical-type metal insulator semiconductor field effect transistor device, and production method for manufacturing such transistor device |
| US7544570B2 (en) | 2003-12-22 | 2009-06-09 | Nec Electronics Corporation | Vertical-type metal insulator semiconductor field effect transistor device, and production method for manufacturing such transistor device |
| JP2008262982A (ja) * | 2007-04-10 | 2008-10-30 | Toyota Central R&D Labs Inc | Ｉｉｉ族窒化物半導体装置とその製造方法 |
| JP2009071082A (ja) * | 2007-09-14 | 2009-04-02 | Mitsubishi Electric Corp | 半導体装置 |
| US10727318B2 (en) | 2010-03-30 | 2020-07-28 | Rohm Co., Ltd. | Semiconductor device VDMOS having a gate insulating film having a high dielectric constant portion contacting the drift region for relaxing an electric field generated in the gate insulating film |
| JP2015015493A (ja) * | 2014-09-12 | 2015-01-22 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2932429B2 (ja) | Ｍｏｓ電界効果トランジスタ及びその製造方法 | |
| JP3082671B2 (ja) | トランジスタ素子及びその製造方法 | |
| JPH0897411A (ja) | 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法 | |
| US20030057478A1 (en) | Mos-gated power semiconductor device | |
| KR20070083844A (ko) | 탄화규소 ｍｏｓ 전계 효과 트랜지스터 및 그 제조 방법 | |
| US20070212823A1 (en) | Method for integrating DMOS into sub-micron CMOS process | |
| KR100381347B1 (ko) | 반도체 장치와 그 제조 방법 | |
| JP3219045B2 (ja) | 縦型ｍｉｓｆｅｔの製造方法 | |
| JPH09186241A (ja) | 半導体装置及びその製造方法 | |
| JPH0260169A (ja) | 電界効果トランジスタ | |
| US4229756A (en) | Ultra high speed complementary MOS device | |
| JPH0237777A (ja) | 縦型電界効果トランジスタ | |
| JPH0621468A (ja) | 絶縁ゲート型半導体装置 | |
| JP3448546B2 (ja) | 半導体装置とその製造方法 | |
| KR20000051294A (ko) | 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법 | |
| JPH03160761A (ja) | 半導体装置 | |
| JPH10335641A (ja) | 半導体装置の製造方法 | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JP2917301B2 (ja) | 半導体装置及びその製造方法 | |
| KR20050108201A (ko) | 고전압 트랜지스터 제조방법 | |
| JPH11186402A (ja) | 半導体装置及び半導体製造方法 | |
| KR940004415B1 (ko) | Mos fet 제조방법 및 그 구조 | |
| JP2807718B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0521789A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS6225456A (ja) | 縦形半導体装置及びその製造方法 |