JPH0236549A - 薄膜デバイス - Google Patents
薄膜デバイスInfo
- Publication number
- JPH0236549A JPH0236549A JP18738388A JP18738388A JPH0236549A JP H0236549 A JPH0236549 A JP H0236549A JP 18738388 A JP18738388 A JP 18738388A JP 18738388 A JP18738388 A JP 18738388A JP H0236549 A JPH0236549 A JP H0236549A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- interlayer insulating
- thin film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は等倍イメージセンサ−、サーマルヘッド等に用
いられる薄膜デバイスに関する。
いられる薄膜デバイスに関する。
［従来技術］
薄膜デバイスは基板上に多数の機能素子を有するもので
、その−例として基板上に下部電極、層間絶縁膜及び上
部電極を順次設けたものが知られている。このような薄
膜デバイスは一般に第１図に示すように基板１上にＣｒ
のような金属を蒸着して下部電極２とし〔第１図（ａ）
〕、その上にＳｉｎ、のような絶縁材料をグロー放電分
解により連続的に堆積せしめて層間絶縁膜３を設け〔第
１図（ｂ））、更にその上にＡＱのような金属を蒸着し
て上部電極４を設ける〔第１図（Ｃ）〕ことにより製造
されている。
、その−例として基板上に下部電極、層間絶縁膜及び上
部電極を順次設けたものが知られている。このような薄
膜デバイスは一般に第１図に示すように基板１上にＣｒ
のような金属を蒸着して下部電極２とし〔第１図（ａ）
〕、その上にＳｉｎ、のような絶縁材料をグロー放電分
解により連続的に堆積せしめて層間絶縁膜３を設け〔第
１図（ｂ））、更にその上にＡＱのような金属を蒸着し
て上部電極４を設ける〔第１図（Ｃ）〕ことにより製造
されている。
しかしこの方法では層間絶縁膜は単層構造で形成される
ため、下部電極下の基板面のチリ、表面状態等の影響を
受は易く、その結果、膜内にピンホールが発生して上部
電極〜下部電極間の絶縁不良の原因となっていた。
ため、下部電極下の基板面のチリ、表面状態等の影響を
受は易く、その結果、膜内にピンホールが発生して上部
電極〜下部電極間の絶縁不良の原因となっていた。
［発明が解決しようとする課題］
本発明の目的は従来技術の以上のような問題を解消し、
層間絶縁膜を２層構造とすることにより、膜内のピンホ
ールの発生を実質的に防止した薄膜デバイスを提供する
ことである。
層間絶縁膜を２層構造とすることにより、膜内のピンホ
ールの発生を実質的に防止した薄膜デバイスを提供する
ことである。
［発明の構成・動作］
本発明は基板上に下部電極、層間絶縁膜及び上部電極を
順次設けた薄膜デバイスにおいて、層間絶縁膜を同一材
料で２層構造とし、且つ下部電極に近い方の層表面を不
活性ガスでプラズマエツチング処理してなることを特徴
とするものである。
順次設けた薄膜デバイスにおいて、層間絶縁膜を同一材
料で２層構造とし、且つ下部電極に近い方の層表面を不
活性ガスでプラズマエツチング処理してなることを特徴
とするものである。
本発明の薄膜デバイスはこのように層間絶縁膜を同一材
料の２層構造で形成したもので、最初に形成される層は
後で形成される暦に対しバッファー層として作用する。
料の２層構造で形成したもので、最初に形成される層は
後で形成される暦に対しバッファー層として作用する。
これにより最終的に得られる眉間絶縁膜内でのピンホー
ルの発生は実質的に防止される。
ルの発生は実質的に防止される。
本発明の薄膜デバイスの製造方法を図面によって説明す
ると、第２図においてまず、基板１上に真空蒸着、スパ
ッタリング等の方法で下部金属電極２を形成し〔第２図
（ａ）〕、ついでその上に層間絶縁膜用の絶縁材料を例
えばグロー放電分解により、３００〜３０００人厚程度
堆積せ第二て第一絶縁膜３−１を形成し〔第２図（ｂ）
）。
ると、第２図においてまず、基板１上に真空蒸着、スパ
ッタリング等の方法で下部金属電極２を形成し〔第２図
（ａ）〕、ついでその上に層間絶縁膜用の絶縁材料を例
えばグロー放電分解により、３００〜３０００人厚程度
堆積せ第二て第一絶縁膜３−１を形成し〔第２図（ｂ）
）。
次にこの成膜工程をいったん中断して第一絶縁膜表面を
不活性ガス５によりプラズマエツチング処理した後〔第
２図（ｂ）〕、再び前記成膜工程を繰返して第一絶縁膜
３−１上に３００〜３０００人厚程度の第二第二膜３−
２を形成し、２層構造の層間絶縁膜３′を得る〔第２図
（ｄ））、その後、この層間絶縁膜３′上に下部電極の
場合と同様な方法で上部金属電極４を形成すれば本発明
の薄膜デバイスが得られる〔第２図（６））。
不活性ガス５によりプラズマエツチング処理した後〔第
２図（ｂ）〕、再び前記成膜工程を繰返して第一絶縁膜
３−１上に３００〜３０００人厚程度の第二第二膜３−
２を形成し、２層構造の層間絶縁膜３′を得る〔第２図
（ｄ））、その後、この層間絶縁膜３′上に下部電極の
場合と同様な方法で上部金属電極４を形成すれば本発明
の薄膜デバイスが得られる〔第２図（６））。
下部電極用の金属材料としてはＡｌ、 Ｃｒ、 ＮｉＣ
ｒ等が、また上部電極極用の金属材料としてはＡＱ。
ｒ等が、また上部電極極用の金属材料としてはＡＱ。
Ｃｒ、 ＮｉＣｒ等が用いられる。
眉間絶縁膜の材料としてはＳｉの酸化物又は窒素化物が
用いられる。不活性ガスとしてはＣＯ２゜Ｎ２等が使用
される。
用いられる。不活性ガスとしてはＣＯ２゜Ｎ２等が使用
される。
以下に本発明を実施例によって説明する。
実施例
まず３０ Ｘ ２４０ｍｍのガラス基板上にＣｒを真空
蒸着して０．２μｍ厚の下部電極を形成した後、その上
にＳｉｎ、を真空度１．ｏ Ｔｏｒｒ、基板温度２４０
℃及び放電出力３００Ｗの条件でグロー放電分解により
堆積させて、バッファー層として３０００人厚の第二絶
縁膜を形成した０次にこの第一絶縁膜表面をＣＯ２ガス
により１分間プラズマエツチング処理した後、その上に
再び５ｉｎ２を前記と同じ条件でグロー放電分解により
堆積させて３０００人厚の第二絶縁膜を形成した。最後
にこ、うして得られた層間絶縁膜上にｉを２Ｉψのスポ
ット状に真空蒸着して各々０．８μｍ厚の上部電極を形
成することにより、薄膜デバイスを製造した。
蒸着して０．２μｍ厚の下部電極を形成した後、その上
にＳｉｎ、を真空度１．ｏ Ｔｏｒｒ、基板温度２４０
℃及び放電出力３００Ｗの条件でグロー放電分解により
堆積させて、バッファー層として３０００人厚の第二絶
縁膜を形成した０次にこの第一絶縁膜表面をＣＯ２ガス
により１分間プラズマエツチング処理した後、その上に
再び５ｉｎ２を前記と同じ条件でグロー放電分解により
堆積させて３０００人厚の第二絶縁膜を形成した。最後
にこ、うして得られた層間絶縁膜上にｉを２Ｉψのスポ
ット状に真空蒸着して各々０．８μｍ厚の上部電極を形
成することにより、薄膜デバイスを製造した。
一方、比較のためプラズマエツチング処理を行なわず、
且つ層間絶縁膜の形成を連続して行なった他は同様にし
て薄膜デバイスを製造した。
且つ層間絶縁膜の形成を連続して行なった他は同様にし
て薄膜デバイスを製造した。
次に以上の薄膜デバイスについて上部電極と下部電極間
の導通テストを行なったところ、比較量ではショート個
数が２８／２００であったのに対し１本発明品ではＯ／
２００で全くなかった。
の導通テストを行なったところ、比較量ではショート個
数が２８／２００であったのに対し１本発明品ではＯ／
２００で全くなかった。
［発明の作用効果］
本発明の薄膜デバイスは層間絶縁膜を２層構造にしたの
で、絶縁膜内のピンホールの発生が実質的に防止され、
その結果、上部電極〜下部電極間の絶縁不良は回避でき
、信頼性が向上する。
で、絶縁膜内のピンホールの発生が実質的に防止され、
その結果、上部電極〜下部電極間の絶縁不良は回避でき
、信頼性が向上する。
第１図（ａ）〜（ｃ）は従来の薄膜デバイスの製造工程
図、第２図（ａ）〜（ｅ）は本発明の薄膜デバイスの製
造工程図である。 １・・・基板 ２・・・下部電極 ３・・・単層構造の層間絶縁膜
図、第２図（ａ）〜（ｅ）は本発明の薄膜デバイスの製
造工程図である。 １・・・基板 ２・・・下部電極 ３・・・単層構造の層間絶縁膜
Claims (1)
- １、基板状に下部電極、層間絶縁膜及び上部電極を順次
設けた薄膜デバイスにおいて、層間絶縁膜を同一材料で
２層構造とし、且つ下部電極に近い方の層表面を不活性
ガスでプラズマエッチング処理してなることを特徴とす
る薄膜デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18738388A JPH0236549A (ja) | 1988-07-27 | 1988-07-27 | 薄膜デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18738388A JPH0236549A (ja) | 1988-07-27 | 1988-07-27 | 薄膜デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0236549A true JPH0236549A (ja) | 1990-02-06 |
Family
ID=16205053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18738388A Pending JPH0236549A (ja) | 1988-07-27 | 1988-07-27 | 薄膜デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0236549A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012174260A2 (en) * | 2011-06-17 | 2012-12-20 | Applied Materials, Inc. | Pinhole-free dielectric thin film fabrication |
| WO2015102836A1 (en) * | 2014-01-02 | 2015-07-09 | Applied Materials, Inc. | Solid state electrolyte and barrier on lithium metal and its methods |
| US9356316B2 (en) | 2012-04-18 | 2016-05-31 | Applied Materials, Inc. | Pinhole-free solid state electrolytes with high ionic conductivity |
| CN109763101A (zh) * | 2019-01-30 | 2019-05-17 | 南京大学 | 一种制备超薄无针孔介电薄膜的方法 |
-
1988
- 1988-07-27 JP JP18738388A patent/JPH0236549A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012174260A2 (en) * | 2011-06-17 | 2012-12-20 | Applied Materials, Inc. | Pinhole-free dielectric thin film fabrication |
| WO2012174260A3 (en) * | 2011-06-17 | 2013-04-25 | Applied Materials, Inc. | Pinhole-free dielectric thin film fabrication |
| CN103608966A (zh) * | 2011-06-17 | 2014-02-26 | 应用材料公司 | 无针孔介电薄膜制造 |
| CN103608966B (zh) * | 2011-06-17 | 2017-02-15 | 应用材料公司 | 无针孔介电薄膜制造 |
| US9593405B2 (en) | 2011-06-17 | 2017-03-14 | Applied Materials, Inc. | Pinhole-free dielectric thin film fabrication |
| CN106947948A (zh) * | 2011-06-17 | 2017-07-14 | 应用材料公司 | 无针孔介电薄膜制造 |
| US9356316B2 (en) | 2012-04-18 | 2016-05-31 | Applied Materials, Inc. | Pinhole-free solid state electrolytes with high ionic conductivity |
| EP3182500A1 (en) * | 2012-04-18 | 2017-06-21 | Applied Materials, Inc. | Pinhole-free solid state electrolytes with high ionic conductivity |
| WO2015102836A1 (en) * | 2014-01-02 | 2015-07-09 | Applied Materials, Inc. | Solid state electrolyte and barrier on lithium metal and its methods |
| CN109763101A (zh) * | 2019-01-30 | 2019-05-17 | 南京大学 | 一种制备超薄无针孔介电薄膜的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100386539B1 (ko) | 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법 | |
| KR100400846B1 (ko) | 내열 금속 동반 장벽을 갖는 복합체 이리듐-금속-산소장벽 구조 및 그의 제조방법 | |
| KR970003544A (ko) | 개선된 티타늄 함유 방지층을 형성하기 위한 공정 | |
| KR970030381A (ko) | 알루미늄 접촉 형성을 위한 개선된 방법 | |
| US5725740A (en) | Adhesion layer for tungsten deposition | |
| JPH0794740A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0236549A (ja) | 薄膜デバイス | |
| US6139971A (en) | Stratified structure with a ferroelectric layer and process for producing the same | |
| KR970018001A (ko) | 반도체 장치 내의 화학 증기 증착 알루미늄층의 제작 공정 | |
| JPH08213560A (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JP2753170B2 (ja) | 強誘電体膜の結晶化方法 | |
| JPH01120068A (ja) | 薄膜トランジスタ | |
| JPH09235118A (ja) | 酸化チタン膜 | |
| JPH06104424A (ja) | ショットキバリヤ型ダイオード及びその製造方法 | |
| JPH0654807B2 (ja) | 水素化アモルファスシリコンのためのオーミックコンタクトの形成方法 | |
| JPS63164A (ja) | 薄膜トランジスタの製造方法 | |
| KR950020952A (ko) | 압전형 애널로그 터치 패널 | |
| JP3128165B2 (ja) | 化合物半導体素子の電極形成方法 | |
| JPH0417667A (ja) | セラミクス基板への薄膜形成方法 | |
| JPH08306871A (ja) | 誘電体キャパシタの製造方法 | |
| JP2524179B2 (ja) | スパッタ成膜法 | |
| JPH0682841U (ja) | 強誘電体素子 | |
| JPH09246082A (ja) | 容量素子およびその製造方法 | |
| KR950009814B1 (ko) | 캐패시터의 구조 및 그 제조 방법 | |
| JPS61289681A (ja) | 超伝導トンネル接合素子の製作方法 |