JPH0223451A - Ｄｍａ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概　　　要〕 バス系統が異なるメインＣＰＵとサブＣＰＵにそれぞれ
接続されたメモリ間のデータ転送をＤＭＡコントローラ
により行うＤＭＡ転送方式に関し、一方のＣＰＵが暴走
しても他方のＣＰＵのメモリには影響を及ぼさないよう
にすることを目的とし、 該メインＣＰＵとサブＣＰＵの各バスが分離されており
、両ＣＰＵ間の通信を第１のＩ／Ｏハンファを介して行
い、該メモリ間のデータ転送を第２のＩ／Ｏバッファを
経由してｔｘ　Ｄ　Ｍ　Ａコントローラにより行うよう
に構成する。

〔産業上の利用分野〕

本発明は、ＤＭＡ転送方式に関し、特にバス系統が異な
るメインＣＰＵとサブＣＰｔＪにそれぞれ接続されたメ
モリ間のＤＭＡ　（直接メモリアクセス）転送をＤＭＡ
コントローラを介して行う方式％式％ 近年のコンピュータシステムの高速化の要求に伴い、回
線制御等の処理をメインＣＰＵとは別のＣＰＵで行うこ
とで、メインＣＰＵの負担を低減させることが要求され
ている。このため、メインＣＰＵとサブＣＰＵの両メモ
リ間ではＤＭＡコントローラを用いたＤＭＡ高速データ
転送が必要となっている。

ローラ５は指示されたアドレス情報に従ってメモリ４か
ら両方のバスＢ２、Ｂ１を介してメモリ３にデータを転
送する。

〔従来の技術〕

第３図には、従来から用いられているＤＭＡ転送方式の
一例が示されており、メインＣＰｔＪｌのバスＢ１にそ
のメモリ３が接続され、メインＣＰＵ１の負担を低減さ
せるために回線制御等の処理を分担するサブＣＰｔＪ２
のバスＢ２にそのメモリ４が接続されている。そして、
この２つのバスＢ１、Ｂ２は相互に接続されており、そ
の接続線路に更にメモリ間転送のための動作を行うＤＭ
Ａコントローラ５が接続されてい−る。

今、例えばメモリ４からメモリ３にデータ転送を行う場
合には、まず、サブＣＰｔＪ２がＤＭＡコントローラ５
に、メモリ４のデータの転送元アドレス及びメモリ３の
転送先アドレス並びにアドレスサイズ（幅）等を指示す
る。この後、ＤＭＡコントローラ５に起動を掛かけると
、ＤＭＡコント（発明が解決しようとする課題〕 このような従来のＤＭＡ転送方式では、両方のバスＢ１
と８２とが繋がっているため、メインＣＰＵＩ及びサブ
ＣＰＵ２いずれにおいても、相手のメモリも自分のメモ
リと同様にＤＭＡコントローラ５を介さずに直接アクセ
スすることができるので、メインＣＰＵＩ又はサブＣＰ
Ｕ２が暴走してメモリを破壊した時には、暴走した方の
ＣＰＵのメモリだけでなく正常なＣＰＵのメモリも破壊
されてしまうという問題点があった。

従って、本発明は、かかるＤＭＡ転送方式において、例
え一方のＣＰＵが暴走しても他方のＣＰＵのメモリには
影響を及ぼさないようにすることを目的とする。

（課題を解決するための手段〕 上記の目的を達成するため、本発明に係るＤＭＡ転送方
式では、第１図に原理的に示すように、メインＣＰＵＩ
とサブＣＰＵ２の各バスを分離し、両ＣＰＵ間の通信を
第１のＩ／Ｏバンファ６を介して行い、メモリ３−４間
のデータ転送を第２のＩ／Ｏバッファ７を経由してから
ＤＭＡコントローラ５により行うように構成している。

〔作　　　用］ 本発明では、第１図に示す如く、まず、メインｃｐｕｉ
−サブＣＰＵ２間において第１のＩ／Ｏバッファ６によ
りアドレス情報等の交換を行う。

そして、データ転送時においては、そのアドレス情報を
ＣＰＵから受けたＤＭＡコントローラ５が、一方のメモ
リのデータを第２の！／Ｏバッファ７に一旦格納してか
ら更に他方のメモリに転送させる。

このように、メモリーメモリ間のデータ転送は、第２の
Ｉ／Ｏバッファ７を介して必ず行われるので、ＤＭＡコ
ントローラ５はＩ／Ｏバッファ７−メモリ間の転送とし
て使用することができ、両ＣＰＵのバスを繋げる必要が
ない。従って、各ＣＰＵは相手のＣＰＵのメモリをアク
セスすることができない。

従って、バスを共通にせずにＣＰＵ間のデータ転送を可
能とし、自己のメモリと相手のメモリを完全に分離した
システムが構築されることになり、相手側のＣＰＵの暴
走等の影響は受けないことになる。

〔実　施　例〕

第２図は、第１図に示した本発明のＤＭＡ転送方式を通
信監視・制御システムに用いた場合の一実施例を示して
おり、Ａ−Ｃはそれぞれ監視・制御装置を構成しており
、このシステムでは、サブＣＰＵ毎に回線を制御して入
出力データをメインＣＰＵとの間でやり取りし、メイン
ＣＰＵはそのデータによってシステム全体を監視・制御
するもので、それぞれ内部にバスＢ２ａ−Ｂ２ｃを持つ
ている。そして、バスＢ２ａにはサブＣＰＵ２ａ。

メモリ４ａｓ第１のＩ／Ｏバ、ノア６ａ、第２のＩ／Ｏ
バッファ７　ａ−、及びＤＭＡコントローラ（ＤＭＡＣ
）５　ａが接続され、バスＢ２ｂにはサブＣＰＵ２ｂ、
メモリ４ｂ、第１の【／○バッファ６ｂ、第２のＩ／Ｏ
バッファ７ｂ、及びＤＭＡコントローラ（ＤＭＡＣ）５
　ｂが、バスＢ２ｃにはサブＣＰＵ２　ｅ、メモリ４Ｃ
１第１のＩ／Ｏバッファ６ｃ、第２のＩ／Ｏバッファ７
ｃ、及びＤＭＡコントローラ（ＤＭＡＣ）５　ｃが、そ
れぞれ接続されている。

そして、このうち、監視・制御装置Ａのｒ／Ｏバッファ
６ａ、Ｉ／Ｏバッファ７ａ％ＤＭＡコントローラ５ａ、
監視・制御装置ＢのＩ／Ｏバッファ６ｂ、Ｉ／Ｏバンフ
ァ７ｂ、ＤＭＡコントローラ５ｂ、及び監視・制御装置
ＣのＩ／Ｏバッファ６ｃ、、Ｉ／Ｏバッフ７７Ｃ，ＤＭ
Ａコントローラ５ｃは、メインＣＰＵＩ及びそのメモリ
３が接続されバスＢ２ａ、Ｂ２ｂ、Ｂ２ｃとは分離され
たバスＢ１にも接続されている。

次にこの実施例におけるメモリ間データ転送を、メモリ
４ｂからメモリ３へ行う場合について説明する。

■まず、サブＣＰＵ２　ｂがバスＢ２ｂを経由してＩ／
Ｏバッファ６ｂに対して転送開始のためのコマンド（例
えば、自局メモリ２ｂの転送元アドレス及びアドレス幅
）を書き込む。

■このＩ／Ｏバッファ６ｂのコマンドは、バスＢ１を介
してメインＣＰＵＩに通知される。

■サブＣＰＵ２　ｂは、ＤＭＡコントローラ５ｂに対し
て上記■で受けた転送先アドレスとともに自局のメモリ
の転送元アドレス及びその幅等を指示する二七によって
ＤＭＡコントローラ５ｂに起動を掛ける。

■ＤＭＡコントローラ５ｂは、■で指示されたアドレス
情報に従ってメモリ４ｂの壬旨定されたデータをバスＢ
２ｂを経由してＩ／Ｏバッファ７ｂに一旦書き込む。

■ＤＭＡコントローラ５ｂは、Ｉ／Ｏバッファ７ｂに書
き込んだデータをバスＢ１を経由してメモ＋７３に転送
して動作を終了する。

このように、メインｃｐｕｔ及びそのメモリ３と、サブ
ＣＰＵ及びそのメモリ４３〜４ｃは互いに独立しており
、また共通にアクセスできないので、とのＣＰＵが暴走
しても他のＣＰＵのメモリに影響を与えることはない。

（発明の効果） このように、本発明のＤＭＡ転送方式によれば、メイン
ＣＰ　、ＵとサブＣＰＵの各バスが互いに分離されてお
り、両メモリ間におけるデータ転送においては、Ｉ／Ｏ
バッファを中継させるようにしてバスを共通にしない構
成としたので、一方のｃＰＵが暴走等を起こしても他方
のＣＰＵのメモリは破壊されることがない。

また、ＤＭＡを使用できるので、ＣＰＵ間のデータ転送
が高速で効率的に行うことができ、延いてはシステムの
高速化と高信転化に寄与することとなる。

【図面の簡単な説明】

第１図は本発明に係るＤＭＡ転送方式を原理的に示すブ
ロック図、 第２図は本発明に係るＤＭＡ転送方式の一実施例を示す
ブロック図、 第３図は従来のＤＭＡ転送方式の一例を示すブロック図
、である。 第１図において、 ■・・・メインＣＰＵ。 ２・・・サブＣＰＵ。 ３．４・・・メモリ、 ５・・・ＤＭＡコントローラ、 ６・・・第１のＩ／Ｏバッファ、 ７・・・第２のＩ／Ｏバッファ。 図中、同一符号は同−又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 バス系統が異なるメインＣＰＵ（１）とサブＣＰＵ（２
   ）にそれぞれ接続されたメモリ（３）（４）間のデータ
   転送をＤＭＡコントローラ（５）により行うＤＭＡ転送
   方式であって、 該メインＣＰＵ（１）とサブＣＰＵ（２）の各バスが分
   離されており、両ＣＰＵ（１）（２）間の通信を第１の
   Ｉ／Ｏバッファ（６）を介して行い、該メモリ（３）（
   ４）間のデータ転送を第２のＩ／Ｏバッファ（７）を経
   由して該ＤＭＡコントローラ（５）により行うことを特
   徴としたＤＭＡ転送方式。