JPH02224269A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02224269A JPH02224269A JP1341850A JP34185089A JPH02224269A JP H02224269 A JPH02224269 A JP H02224269A JP 1341850 A JP1341850 A JP 1341850A JP 34185089 A JP34185089 A JP 34185089A JP H02224269 A JPH02224269 A JP H02224269A
- Authority
- JP
- Japan
- Prior art keywords
- well region
- type well
- conductivity type
- region
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、高集積化を図った半導体装置に関するもので
ある。
ある。
（従来の技術）
第２図に、従来のＰ型およびＮ型のウェルを、その製造
方法により説明するものである。図中、２１はシリコン
基板、２２．２３はシリコン酸化膜、２４，２５はレジ
スト、２６はＮ型ウェル領域、２７はＰ型ウェル領域で
ある。
方法により説明するものである。図中、２１はシリコン
基板、２２．２３はシリコン酸化膜、２４，２５はレジ
スト、２６はＮ型ウェル領域、２７はＰ型ウェル領域で
ある。
第２図（Ａ）は、例えば、Ｎ型導電型を有するシリコン
基板２１にシリコン酸化膜２２を形成したものである。
基板２１にシリコン酸化膜２２を形成したものである。
次に、ホトエッチにより、Ｎ型ウェル領域を形成するた
めの窓をあけ、レジスト２４をマスクとしてＮ型を形成
するための、例えば、燐のイオン２８を注入する。こう
して、第２図（Ｂ）のように、Ｎ型ウェル領域２６を形
成した後、レジスト２４を剥離する。そして、第２図（
Ｃ）のように、再びシリコン酸化膜２３を形成する。
めの窓をあけ、レジスト２４をマスクとしてＮ型を形成
するための、例えば、燐のイオン２８を注入する。こう
して、第２図（Ｂ）のように、Ｎ型ウェル領域２６を形
成した後、レジスト２４を剥離する。そして、第２図（
Ｃ）のように、再びシリコン酸化膜２３を形成する。
その後、ホトエッチによりＰ型ウェル領域を形成するた
めの窓をあけ、レジスト２５をマスクとしてＰ型を形成
するための、例えば、ボロンのイオン２９をイオン注入
する。このようにして、第２図（Ｄ）のようにＰ型ウェ
ル領域２７を形成し、その後、これら領域に注入された
イオンを拡散（ドライブイン）してツインウェルが形成
される。
めの窓をあけ、レジスト２５をマスクとしてＰ型を形成
するための、例えば、ボロンのイオン２９をイオン注入
する。このようにして、第２図（Ｄ）のようにＰ型ウェ
ル領域２７を形成し、その後、これら領域に注入された
イオンを拡散（ドライブイン）してツインウェルが形成
される。
このような従来の製造方法によると、ホトエッチが２回
あるため、Ｐ型およびＮ型ウェル領域を形成する場合、
どうしても、第２図（Ｄ）のようにマスクずれを考慮し
て余裕ｄをもたせて形成しなければならなかった。
あるため、Ｐ型およびＮ型ウェル領域を形成する場合、
どうしても、第２図（Ｄ）のようにマスクずれを考慮し
て余裕ｄをもたせて形成しなければならなかった。
したがって、このようにウェル領域の境界における余裕
のために、高集積化を図るには限度があった。また、こ
れらの領域におけるイオンの注入深さが相違すると、ウ
ェルを近接させるとＣＭＯ８型のトランジスタをウェル
に形成した場合に、ラッチアップが起こり易いという問
題もあり、ウェルの近接化を妨げる事情ともなっていた
。
のために、高集積化を図るには限度があった。また、こ
れらの領域におけるイオンの注入深さが相違すると、ウ
ェルを近接させるとＣＭＯ８型のトランジスタをウェル
に形成した場合に、ラッチアップが起こり易いという問
題もあり、ウェルの近接化を妨げる事情ともなっていた
。
（発明が解決しようとする課題）
本発明は、上述した事情に鑑みてなされたもので、半導
体基板に形成されたウェル領域を高密度化するとともに
、ラッチアップの発生を少なくできることにより、半導
体装置の高集積化を可能とすることを目的とするもので
ある。
体基板に形成されたウェル領域を高密度化するとともに
、ラッチアップの発生を少なくできることにより、半導
体装置の高集積化を可能とすることを目的とするもので
ある。
（課題を解決するための手段）
本発明は、半導体基板に第１の導電型ウェル領域および
第２の導電型ウェル領域を形成した半導体装置において
、前記第１の導電型ウェル領域および第２の導電型ウェ
ル領域とが、その境界が接して設けられ、かつ、前記各
領域におけるイオンの注入の深さがほぼ同程度とされて
いることを特徴とするものである。
第２の導電型ウェル領域を形成した半導体装置において
、前記第１の導電型ウェル領域および第２の導電型ウェ
ル領域とが、その境界が接して設けられ、かつ、前記各
領域におけるイオンの注入の深さがほぼ同程度とされて
いることを特徴とするものである。
（作 用）
本発明は、半導体基板に第１の導電型ウェル領域および
第２の導電型ウェル領域を形成した半導体装置において
、前記第１の導電型ウェル領域および第２の導電型ウェ
ル領域とが、その境界が接して設けられていることによ
り、ウェルが高密度で形成され、かつ、前記各領域にお
けるイオンの注入の深さがほぼ同程度とされていること
により、注入されたイオンを拡散（ドライブイン）した
後においてもウェルの深さに格段の差異が生ぜず、ＣＭ
ＯＳトランジスタを形成しても、ラッチアップの起こり
にくいものができる。
第２の導電型ウェル領域を形成した半導体装置において
、前記第１の導電型ウェル領域および第２の導電型ウェ
ル領域とが、その境界が接して設けられていることによ
り、ウェルが高密度で形成され、かつ、前記各領域にお
けるイオンの注入の深さがほぼ同程度とされていること
により、注入されたイオンを拡散（ドライブイン）した
後においてもウェルの深さに格段の差異が生ぜず、ＣＭ
ＯＳトランジスタを形成しても、ラッチアップの起こり
にくいものができる。
（実施例）
第１図は、本発明の一実施例の半導体装置を、その製造
工程の一例により説明するためのものである。図中、１
はシリコン基板、２，３はシリコン酸化膜、４はシリコ
ン窒化膜、５はレジスト、６はＮ型ウェル領域、７はＰ
型ウェル領域である。
工程の一例により説明するためのものである。図中、１
はシリコン基板、２，３はシリコン酸化膜、４はシリコ
ン窒化膜、５はレジスト、６はＮ型ウェル領域、７はＰ
型ウェル領域である。
第１図（Ａ）は、例えば、Ｎ型導電型を有するシリコン
基板１にシリコン酸化膜２およびシリコン窒化膜４を形
成したものである。
基板１にシリコン酸化膜２およびシリコン窒化膜４を形
成したものである。
次に、ホトエッチにより、Ｎ型ウェルを形成するための
窓をあけ、シリコン窒化膜４およびレジスト５をマスク
としてＮ型を形成するための、例えば、燐のイオン８を
注入する。こうして、第１図（Ｂ）のように、Ｎ型ウェ
ル領域６を形成した後、レジスト５を剥離する。そして
、第１図（Ｃ）のように、選択酸化を行ない、シリコン
酸化膜３を形成する。その後、シリコン窒化膜４をエツ
チングし、さらに、その下のシリコン酸化膜３をエツチ
ングする。シリコン酸化膜のエツチングは、第１図（Ａ
）のシリコン酸化膜２をエツチングする程度に行なう。
窓をあけ、シリコン窒化膜４およびレジスト５をマスク
としてＮ型を形成するための、例えば、燐のイオン８を
注入する。こうして、第１図（Ｂ）のように、Ｎ型ウェ
ル領域６を形成した後、レジスト５を剥離する。そして
、第１図（Ｃ）のように、選択酸化を行ない、シリコン
酸化膜３を形成する。その後、シリコン窒化膜４をエツ
チングし、さらに、その下のシリコン酸化膜３をエツチ
ングする。シリコン酸化膜のエツチングは、第１図（Ａ
）のシリコン酸化膜２をエツチングする程度に行なう。
それにより、Ｎ２ウェル領域６の表面の選択酸化したシ
リコン酸化膜３の大部分が残る。ついで、残されたシリ
コン酸化膜３をマスクとしてＰ型を形成するための、例
えば、ボロンのイオン９をイオン注入する。イオン注入
の深さは、Ｎ型のイオン注入の深さと同程度である。
リコン酸化膜３の大部分が残る。ついで、残されたシリ
コン酸化膜３をマスクとしてＰ型を形成するための、例
えば、ボロンのイオン９をイオン注入する。イオン注入
の深さは、Ｎ型のイオン注入の深さと同程度である。
このようにして、第１図（Ｄ）のようにＰ型ウェル領域
７を形成する。
７を形成する。
Ｎ型ウェル領域６の表面の部分は、選択酸化によってシ
リコン酸化膜に変化しているから、シリコン酸化膜の表
面は、この段階において形成されたＰ型頭域７の表面よ
りｈだけ高くなり、Ｎ型ウェル領域６とＰ型ウェル領域
７との境界には、段差１０が形成されることになる。
リコン酸化膜に変化しているから、シリコン酸化膜の表
面は、この段階において形成されたＰ型頭域７の表面よ
りｈだけ高くなり、Ｎ型ウェル領域６とＰ型ウェル領域
７との境界には、段差１０が形成されることになる。
また、シリコン酸化膜３をエッチオフして第１図（Ｅ）
の状態としても、Ｎ型ウェル領域６の表面は、シリコン
酸化膜に変化しているから、シリコン酸化膜を除去した
Ｎ型ウェル６の表面は、酸化されないＰ型ウェル領域７
の表面よりｈ′だけ低くなり、Ｎ型ウェル領域６とＰ型
ウェル領域７との境界に段差１１が形成される。
の状態としても、Ｎ型ウェル領域６の表面は、シリコン
酸化膜に変化しているから、シリコン酸化膜を除去した
Ｎ型ウェル６の表面は、酸化されないＰ型ウェル領域７
の表面よりｈ′だけ低くなり、Ｎ型ウェル領域６とＰ型
ウェル領域７との境界に段差１１が形成される。
また、その後の工程における、拡散（ドライブイン）を
含む熱処理により、ウェル領域の境界の接合面を一定位
置に止めることができ、深い拡散を行なうことも可能で
ある。
含む熱処理により、ウェル領域の境界の接合面を一定位
置に止めることができ、深い拡散を行なうことも可能で
ある。
（発明の効果）
以上の説明から明らかなように、本発明によれば、半導
体基板に形成されたウェル領域を高密度化することがで
き、また、その後の工程における熱処理により、ウェル
領域の境界の接合面を一定位置に止めることができる。
体基板に形成されたウェル領域を高密度化することがで
き、また、その後の工程における熱処理により、ウェル
領域の境界の接合面を一定位置に止めることができる。
また、拡散（ドライブイン）の工程は、ウェルを形成す
るごとに行なう必要はなく、１工程で行なうことができ
る。さらに、ＣＭＯＳトランジスタを形成しても、ラッ
チアップの起こりにくいものができる効果がある。
るごとに行なう必要はなく、１工程で行なうことができ
る。さらに、ＣＭＯＳトランジスタを形成しても、ラッ
チアップの起こりにくいものができる効果がある。
第１図は、本発明の半導体装置の一実施例を説明するた
めの工程図、第２図は、従来の半導体装置の一例を説明
するための工程図である。 １・・・シリコン基板、２，３・・・シリコン酸化膜、
４・・・シリコン窒化膜、５・・・レジスト、６・・・
Ｎ型ウェル領域、７・・・Ｐ型ウェル領域。
めの工程図、第２図は、従来の半導体装置の一例を説明
するための工程図である。 １・・・シリコン基板、２，３・・・シリコン酸化膜、
４・・・シリコン窒化膜、５・・・レジスト、６・・・
Ｎ型ウェル領域、７・・・Ｐ型ウェル領域。
Claims (1)
- 半導体基板に第１の導電型ウェル領域および第２の導電
型ウェル領域を形成した半導体装置において、前記第１
の導電型ウェル領域および第２の導電型ウェル領域とが
、その境界が接して設けられ、かつ、前記各領域におけ
るイオンの注入の深さがほぼ同程度とされていることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341850A JPH02224269A (ja) | 1989-12-29 | 1989-12-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341850A JPH02224269A (ja) | 1989-12-29 | 1989-12-29 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11980879A Division JPS5643756A (en) | 1979-09-18 | 1979-09-18 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224269A true JPH02224269A (ja) | 1990-09-06 |
Family
ID=18349237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1341850A Pending JPH02224269A (ja) | 1989-12-29 | 1989-12-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224269A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4960878A (ja) * | 1972-10-17 | 1974-06-13 | ||
| JPS4979189A (ja) * | 1972-11-01 | 1974-07-31 | ||
| JPS49115647A (ja) * | 1973-03-07 | 1974-11-05 | ||
| JPS49119587A (ja) * | 1973-03-14 | 1974-11-15 | ||
| JPS5286083A (en) * | 1976-01-12 | 1977-07-16 | Hitachi Ltd | Production of complimentary isolation gate field effect transistor |
-
1989
- 1989-12-29 JP JP1341850A patent/JPH02224269A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4960878A (ja) * | 1972-10-17 | 1974-06-13 | ||
| JPS4979189A (ja) * | 1972-11-01 | 1974-07-31 | ||
| JPS49115647A (ja) * | 1973-03-07 | 1974-11-05 | ||
| JPS49119587A (ja) * | 1973-03-14 | 1974-11-15 | ||
| JPS5286083A (en) * | 1976-01-12 | 1977-07-16 | Hitachi Ltd | Production of complimentary isolation gate field effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0691201B2 (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| JPS5929153B2 (ja) | ＭＯＳｎ−チヤンネル・シリコンゲ−ト集積回路中に低抵抗相互接続部を形成する方法 | |
| JP2521611B2 (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| JPH0555484A (ja) | 半導体装置の製造方法 | |
| JPS61242064A (ja) | 相補型半導体装置の製造方法 | |
| US5963798A (en) | Fabrication method of CMOS device having buried implanted layers for lateral isolation (BILLI) | |
| US5994190A (en) | Semiconductor device with impurity layer as channel stopper immediately under silicon oxide film | |
| KR930005508B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH02224269A (ja) | 半導体装置 | |
| JPH0621452A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3092854B2 (ja) | 半導体デバイス用のセルフアラインメント技術 | |
| JPS6315744B2 (ja) | ||
| JPH03262154A (ja) | ＢｉＣＭＯＳ型半導体集積回路の製造方法 | |
| JP2572653B2 (ja) | 半導体装置の製造方法 | |
| JP2658027B2 (ja) | 半導体装置の製造方法 | |
| JP3188132B2 (ja) | 半導体装置の製造方法 | |
| JP2602142B2 (ja) | 半導体装置の製造方法 | |
| KR100379534B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2940557B2 (ja) | 半導体装置の製造方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| KR100214535B1 (ko) | 엘디디 구조 모스 트랜지스터 제조방법 | |
| KR19980058454A (ko) | 반도체 소자의 제조방법 | |
| EP0638927A1 (en) | Method for manufacturing a field oxide region | |
| KR20020034561A (ko) | 반도체장치 및 그 제조방법 | |
| JPH01223741A (ja) | 半導体装置及びその製造方法 |