JPH02213129A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH02213129A JPH02213129A JP3435689A JP3435689A JPH02213129A JP H02213129 A JPH02213129 A JP H02213129A JP 3435689 A JP3435689 A JP 3435689A JP 3435689 A JP3435689 A JP 3435689A JP H02213129 A JPH02213129 A JP H02213129A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- wiring layer
- interlayer insulating
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010410 layer Substances 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 abstract description 10
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の配線層同士、もしくは配線層
と半導体基板とを電気的に結ぶために、層間絶縁膜中に
形成されるコンタクトホールの形状及びその製造方法に
関するものである。
と半導体基板とを電気的に結ぶために、層間絶縁膜中に
形成されるコンタクトホールの形状及びその製造方法に
関するものである。
第３図Ａ〜Ｄは従来の半導体装置の製造工程を示す側面
断面図、第４図及び第５図は従来の半導体装置の構造を
示す側面断面図である０図において、１は層間絶縁膜、
２は半導体基板もしくは下部配線層、３はレジストパタ
ーン、４はウェットエツチング液、５はドライエツチン
グガス、６は次工程で形成される配線用の導電膜である
。
断面図、第４図及び第５図は従来の半導体装置の構造を
示す側面断面図である０図において、１は層間絶縁膜、
２は半導体基板もしくは下部配線層、３はレジストパタ
ーン、４はウェットエツチング液、５はドライエツチン
グガス、６は次工程で形成される配線用の導電膜である
。
次に上記半導体装置の製造工程について説明する。まず
半導体基板（又は下部配線層）２上に層間絶縁膜１を形
成した（第３図Ａ）後、レジストパターン３を写真製版
技術によりパターン形成する（第３図Ｂ）０次にウェッ
トエツチング液４の中に半導体ウェハを入れて等方性エ
ツチングを行う（第３図Ｃ）１次にドライエツチングガ
ス５により半導体基板（又は下部配線層）２に達するま
で異方性エツチングを行う（第３図Ｄ）。
半導体基板（又は下部配線層）２上に層間絶縁膜１を形
成した（第３図Ａ）後、レジストパターン３を写真製版
技術によりパターン形成する（第３図Ｂ）０次にウェッ
トエツチング液４の中に半導体ウェハを入れて等方性エ
ツチングを行う（第３図Ｃ）１次にドライエツチングガ
ス５により半導体基板（又は下部配線層）２に達するま
で異方性エツチングを行う（第３図Ｄ）。
このようにして製造された半導体装置のコンタクトホー
ルは第４図または第５図に示すような構造となる。
ルは第４図または第５図に示すような構造となる。
すなわち第４図においては、上記製造工程の中でウェッ
トエツチング液４を比較的少なく使用することにより、
コンタクトホールの上部〈開口部）を小さくして、次工
程の写真製版時のハレーション対策を考慮した場合の構
造を示している。
トエツチング液４を比較的少なく使用することにより、
コンタクトホールの上部〈開口部）を小さくして、次工
程の写真製版時のハレーション対策を考慮した場合の構
造を示している。
一方、第５図においては、ウェットエツチング液４を比
較的多く使用して、次工程の配線層の成膜時におけるコ
ンタクトホール上の成膜のカバレッジを改良した場合の
構造を示したものである。
較的多く使用して、次工程の配線層の成膜時におけるコ
ンタクトホール上の成膜のカバレッジを改良した場合の
構造を示したものである。
従来の半導体装置のコンタクトホールは以上の様に形成
されているので、第５図に示す様に次工程で形成される
導電膜６がコンタクトホールのボトム（底部）の穴まで
完全に覆うように形成した場合、コンタクトホールの上
部の穴が必然的に大きくなり、次工程の写真製版時にハ
レーション等を起こす問題があった。一方、この写真製
版の状態を良くするなめには、第４図に示すようにコン
タクトホールの上部の穴を小さくする必要があるが、こ
の場合には上部配線層となる導電膜６の成膜時のカバレ
ッジが悪くなるという問題が生じる。
されているので、第５図に示す様に次工程で形成される
導電膜６がコンタクトホールのボトム（底部）の穴まで
完全に覆うように形成した場合、コンタクトホールの上
部の穴が必然的に大きくなり、次工程の写真製版時にハ
レーション等を起こす問題があった。一方、この写真製
版の状態を良くするなめには、第４図に示すようにコン
タクトホールの上部の穴を小さくする必要があるが、こ
の場合には上部配線層となる導電膜６の成膜時のカバレ
ッジが悪くなるという問題が生じる。
この発明は上記のような従来の問題点を解消するために
なされたもので、次工程の上部配線層の導電膜の成膜の
カバレッジが良好となり、また次工程の写゛真製版時に
もハレーション等の問題がないコンタクトホールの構造
及びその製造方法を提供しようとするものである。
なされたもので、次工程の上部配線層の導電膜の成膜の
カバレッジが良好となり、また次工程の写゛真製版時に
もハレーション等の問題がないコンタクトホールの構造
及びその製造方法を提供しようとするものである。
この発明に係る半導体装置は、半導体基板又は下部配線
層と上部配線層とを電気的に結ぶため層間絶縁膜にコン
タクトホールを設けたものにおいて、上記コンタクトホ
ールの側壁の中間部に傾斜をもたせ、他の部分はほぼ垂
直の形状に形成しているものである。
層と上部配線層とを電気的に結ぶため層間絶縁膜にコン
タクトホールを設けたものにおいて、上記コンタクトホ
ールの側壁の中間部に傾斜をもたせ、他の部分はほぼ垂
直の形状に形成しているものである。
また、この発明に係る半導体装置の製造方法は、半導体
基板もしくは下部配線層上に形成された層間絶縁膜上に
、コンタクトホール用の開口部を設けたレジストパター
ンを形成した後、上記層間絶縁膜を初めに異方性エツチ
ング、次に等方性エツチング、最後に異方性エツチング
を行うことにより、側壁中間部に傾斜をもたせたコンタ
クトホールを形成するものである。
基板もしくは下部配線層上に形成された層間絶縁膜上に
、コンタクトホール用の開口部を設けたレジストパター
ンを形成した後、上記層間絶縁膜を初めに異方性エツチ
ング、次に等方性エツチング、最後に異方性エツチング
を行うことにより、側壁中間部に傾斜をもたせたコンタ
クトホールを形成するものである。
この半導体装１の発明におけるコンタクトホールは、そ
の側壁の中間部のみ傾斜をもたせ、他の部分はほぼ垂直
形状に形成しているため、ボトムホールのアスペクト比
が小さくなり、しかも開口部の広がりを押さえることが
できる。そのため上部配線用の導電膜をコンタクトホー
ル全面に十分に覆うことが可能となる。また写真製版時
のハレーション等の問題も生じない。
の側壁の中間部のみ傾斜をもたせ、他の部分はほぼ垂直
形状に形成しているため、ボトムホールのアスペクト比
が小さくなり、しかも開口部の広がりを押さえることが
できる。そのため上部配線用の導電膜をコンタクトホー
ル全面に十分に覆うことが可能となる。また写真製版時
のハレーション等の問題も生じない。
また、半導体装置の製造方法の発明によれば、層間絶縁
膜上にレジストパターンを形成した後、まず異方性エツ
チングにより上記層間絶縁膜をほぼ２７５程度エツチン
グする０次に等方性エツチングによりコンタクトホール
の側壁中間部に傾斜をもたせる形状とする。最後に異方
性エツチングにより半導体基板もしくは下部配線層に至
るまでエツチングし、コンタクトホールを完成させる。
膜上にレジストパターンを形成した後、まず異方性エツ
チングにより上記層間絶縁膜をほぼ２７５程度エツチン
グする０次に等方性エツチングによりコンタクトホール
の側壁中間部に傾斜をもたせる形状とする。最後に異方
性エツチングにより半導体基板もしくは下部配線層に至
るまでエツチングし、コンタクトホールを完成させる。
以下、この発明の一実施例を図について説明する。第１
図Ａ〜Ｅは半導体装置の製造工程図を示す側面断面図、
第２図は半導体装置の構造を示す側面断面図である。
図Ａ〜Ｅは半導体装置の製造工程図を示す側面断面図、
第２図は半導体装置の構造を示す側面断面図である。
図において、１は層間絶縁膜、２は半導体基板もしくは
下部配線層、３はレジストパターン、６は次工程で形成
される配線用の導電膜、ＩＯ！２はドライエツチングガ
ス、１１はウェットエツチング液である。
下部配線層、３はレジストパターン、６は次工程で形成
される配線用の導電膜、ＩＯ！２はドライエツチングガ
ス、１１はウェットエツチング液である。
ここで本実施例の製造工程について説明する。まず半導
体基板（又は下部配線層）２上に例えば厚さ１００００
人のボロンリンシリケート（ＢＰＳＧ）膜からなる層間
絶縁膜１を形成する（第１図Ａ）０次に、第１図Ｂに示
すようにコンタクトホール形成のための開口部を設けた
レジストパターン３を形成する。その後異方性のドライ
エツチングガス１ｏにより層間絶縁膜１を４０００人程
度エフチングする（第１図Ｃ）、次に第１図りに示すよ
うに半導体装置全体をウェットエツチング液１１（例え
ばＩＯ＋１）（Ｆ溶液中に５分間）入れ、コンタクトホ
ールの中間部を半球状に形成する。この後、再び異方性
のドライエツチングガス１２により半導体基板（又は下
部配線層）２に至るまでエツチングを行う（第１図Ｅ）
。
体基板（又は下部配線層）２上に例えば厚さ１００００
人のボロンリンシリケート（ＢＰＳＧ）膜からなる層間
絶縁膜１を形成する（第１図Ａ）０次に、第１図Ｂに示
すようにコンタクトホール形成のための開口部を設けた
レジストパターン３を形成する。その後異方性のドライ
エツチングガス１ｏにより層間絶縁膜１を４０００人程
度エフチングする（第１図Ｃ）、次に第１図りに示すよ
うに半導体装置全体をウェットエツチング液１１（例え
ばＩＯ＋１）（Ｆ溶液中に５分間）入れ、コンタクトホ
ールの中間部を半球状に形成する。この後、再び異方性
のドライエツチングガス１２により半導体基板（又は下
部配線層）２に至るまでエツチングを行う（第１図Ｅ）
。
以上のようにして形成されたコンタクトホールに上部配
線用の導電膜６を形成した構造のものを第２図に示す、
このコンタクトホールにおいては、ホール上部が従来（
第５図）のものほど広がることがなく、ボトムホールの
アスペクト比（第２図中ｙ／ｘ）も小さくすることがで
きる。そのため上部配線用の導電膜６の成膜時において
、コンタクトホール内に万べんなくかつ充分な膜厚を形
成することができる。
線用の導電膜６を形成した構造のものを第２図に示す、
このコンタクトホールにおいては、ホール上部が従来（
第５図）のものほど広がることがなく、ボトムホールの
アスペクト比（第２図中ｙ／ｘ）も小さくすることがで
きる。そのため上部配線用の導電膜６の成膜時において
、コンタクトホール内に万べんなくかつ充分な膜厚を形
成することができる。
なお、上記製造方法の実施例においては、異方性のドラ
イエツチング、ウェットエツチングそして異方性のドラ
イエツチングの順に行ったが、第２段階のウェットエツ
チングの代わりに等方性のドライエツチングを採用して
も良く、上記実施例と同様の作用・効果を奏する。
イエツチング、ウェットエツチングそして異方性のドラ
イエツチングの順に行ったが、第２段階のウェットエツ
チングの代わりに等方性のドライエツチングを採用して
も良く、上記実施例と同様の作用・効果を奏する。
以上のようにこの発明に係る半導体装置によれば、コン
タクトホールのボトムホールのアスペクト比が小さくな
り、しかもホール開口部の広がりも適度におさえること
ができるので、次工程において上部配線用の導電膜がコ
ンタクトホール内に万べんなく十分な厚さを保って成膜
させることが可能となる。しかも写真製版時にハレーシ
ョン等の悪影響を及ぼさないので、信頼性の高い、高歩
留りのものが得られる効果がある。
タクトホールのボトムホールのアスペクト比が小さくな
り、しかもホール開口部の広がりも適度におさえること
ができるので、次工程において上部配線用の導電膜がコ
ンタクトホール内に万べんなく十分な厚さを保って成膜
させることが可能となる。しかも写真製版時にハレーシ
ョン等の悪影響を及ぼさないので、信頼性の高い、高歩
留りのものが得られる効果がある。
またこの発明に係る半導体装置の製造方法によれば、上
記の信頼性に優れた半導体装置上簡単な方法で実現可能
にする効果がある。
記の信頼性に優れた半導体装置上簡単な方法で実現可能
にする効果がある。
第１図Ａ〜Ｅはこの発明に係る半導体装置の製造方法の
一実施例を示す側面断面図、第２図はこの発明に係る半
導体装置の一実施例を示す側面断面図、第３図Ａ〜Ｄは
従来の半導体装置の製造方法を示す側面断面図、第４図
、第５図は従来の半導体装置を示す側面断面図である。 図中、１は層間絶縁膜、２は半導体基板もしくは下部配
線層、３はレジストパターン、６は上部配線用の導電膜
、１０．１２はドライエツチングガス、１３はウェット
エツチング液である。 なお、図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第１ステの／ Ｊｌ１図゛そ）Ｚ 第２図 ＃３図
一実施例を示す側面断面図、第２図はこの発明に係る半
導体装置の一実施例を示す側面断面図、第３図Ａ〜Ｄは
従来の半導体装置の製造方法を示す側面断面図、第４図
、第５図は従来の半導体装置を示す側面断面図である。 図中、１は層間絶縁膜、２は半導体基板もしくは下部配
線層、３はレジストパターン、６は上部配線用の導電膜
、１０．１２はドライエツチングガス、１３はウェット
エツチング液である。 なお、図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第１ステの／ Ｊｌ１図゛そ）Ｚ 第２図 ＃３図
Claims (2)
- （１）半導体基板又は下部配線層と上部配線層とを電気
的に結ぶため層間絶縁膜にコンタクトホールを設けた半
導体装置において、上記コンタクトホールの側壁の中間
部に傾斜をもたせ、他の部分はほぼ垂直形状に形成した
ことを特徴とする半導体装置。 - （２）半導体基板もしくは下部配線層上に形成された層
間絶縁膜上に、コンタクトホール用の開口部を設けたレ
ジストパターンを形成した後、上記層間絶縁膜に対して
初めに異方性エッチング、次に等方性エッチング、最後
に異方性エッチングを行うことにより、側壁中間部に傾
斜をもたせたコンタクトホールを形成する半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3435689A JPH02213129A (ja) | 1989-02-14 | 1989-02-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3435689A JPH02213129A (ja) | 1989-02-14 | 1989-02-14 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02213129A true JPH02213129A (ja) | 1990-08-24 |
Family
ID=12411882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3435689A Pending JPH02213129A (ja) | 1989-02-14 | 1989-02-14 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02213129A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223084A (en) * | 1991-11-25 | 1993-06-29 | Hewlett-Packard Company | Simultaneous dielectric planarization and contact hole etching |
| US5552342A (en) * | 1993-08-20 | 1996-09-03 | Nippondenso Co., Ltd. | Method for producing a contact hole in a semiconductor device using reflow and etch |
| US6346482B2 (en) | 1998-05-08 | 2002-02-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an improved contact structure and a manufacturing method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58143535A (ja) * | 1982-02-22 | 1983-08-26 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6243133A (ja) * | 1985-08-20 | 1987-02-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1989
- 1989-02-14 JP JP3435689A patent/JPH02213129A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58143535A (ja) * | 1982-02-22 | 1983-08-26 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6243133A (ja) * | 1985-08-20 | 1987-02-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223084A (en) * | 1991-11-25 | 1993-06-29 | Hewlett-Packard Company | Simultaneous dielectric planarization and contact hole etching |
| US5552342A (en) * | 1993-08-20 | 1996-09-03 | Nippondenso Co., Ltd. | Method for producing a contact hole in a semiconductor device using reflow and etch |
| US6346482B2 (en) | 1998-05-08 | 2002-02-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an improved contact structure and a manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561310A (en) | Storage electrode of DRAM cell | |
| US7871934B2 (en) | Method for an integrated circuit contact | |
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| JPS59104131A (ja) | 半導体装置の製造方法 | |
| JPS63258021A (ja) | 接続孔の形成方法 | |
| JPS6276653A (ja) | 半導体集積回路 | |
| JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
| US5354713A (en) | Contact manufacturing method of a multi-layered metal line structure | |
| JPH02213129A (ja) | 半導体装置及びその製造方法 | |
| US5851914A (en) | Method of fabricating a metal contact structure | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| JPH04162719A (ja) | 半導体装置 | |
| JPH01243569A (ja) | 半導体装置の製造方法 | |
| KR100709012B1 (ko) | 캐패시터 및 그 제조 방법 | |
| JPH0428229A (ja) | コンタクトホールの形成方法およびエッチング装置 | |
| KR0175052B1 (ko) | 비트 라인 전극을 갖춘 반도체 메모리 장치 및 그 제조 방법 | |
| KR100228356B1 (ko) | 반도체 장치의 전하저장전극 형성방법 | |
| JPH0521615A (ja) | 半導体装置とその製造方法 | |
| JPH04303943A (ja) | 半導体装置の製造方法 | |
| KR100214459B1 (ko) | 반도체소자의 배선구조 및 그 제조방법 | |
| JP3199044B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0462920A (ja) | 半導体装置の製造方法 | |
| JPS63111647A (ja) | 多層配線の形成方法 | |
| JPH06216130A (ja) | 高集積半導体接続装置の製造方法 |