JPH02141015A - フィルタ時定数可変のアナログ入力装置 - Google Patents
フィルタ時定数可変のアナログ入力装置Info
- Publication number
- JPH02141015A JPH02141015A JP29392688A JP29392688A JPH02141015A JP H02141015 A JPH02141015 A JP H02141015A JP 29392688 A JP29392688 A JP 29392688A JP 29392688 A JP29392688 A JP 29392688A JP H02141015 A JPH02141015 A JP H02141015A
- Authority
- JP
- Japan
- Prior art keywords
- data
- analog
- analog input
- original
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は上位計算機との間でデータ交信等を行なうシス
テムバスとアナログ信号入力ラインとの間に設けられ、
アナログ信号入力ラインからのアナログ入力データを前
記のシステムバスに伝達するアナログ入力装置に関する
もので、 特に入力フィルタの時定数の変更をデジタル処理によっ
て容易としたアナログ入力装置に関する。 なお、以下各図において、同一符号は同一もしくは相当
部分を示す。
テムバスとアナログ信号入力ラインとの間に設けられ、
アナログ信号入力ラインからのアナログ入力データを前
記のシステムバスに伝達するアナログ入力装置に関する
もので、 特に入力フィルタの時定数の変更をデジタル処理によっ
て容易としたアナログ入力装置に関する。 なお、以下各図において、同一符号は同一もしくは相当
部分を示す。
第４図は、従来のこの種の装置の構成例を示すブロック
図である。アナログ入力装置２は、図外の上位計算機と
データの交信等を行うためのシステムバス１と、アナロ
グ信号の入力ライン９との間に接続される。 アナログ入力装置２は、Ａ／Ｄ変換器７と、容量値Ｃの
コンデンサ８ａ及び抵抗値Ｒの抵抗８ｂよりなる入力フ
ィルタ８とにより構成される。アナログ信号人力ライン
９より入力されたアナログ入力データＥｉｎ（Ａ）は入
力フィルタ８に入り、電気ノイズが低減されて、アナロ
グ出力データＥｏｕｔ（Ａ）となる。このアナログ出力
データＥｏｕ ｔ （Ａ）は、Ａ／Ｄ変換器７でデジタ
ルデータに変換され、アナログ入力装置２のディジタル
出力データＥｏｕ ｔ （Ｄ）として、システムバス１
に出力される。 ここで、入力フィルタ８の電気ノイズを低減する原理に
ついて説明する。第５図は入力フィルタ８の動作を説明
するための回路図である。アナログ入力データＥｉｎ（
Ａ）は入力端子８ｃｍ８ｄ間に入力され、アナログ出力
データｔ！ｏｕ ｔ （＾）は出力端子８ｅ−８ｆ間か
ら出力される。まず、この入力フィルタ８の周波数特性
を見るために、入力端子８ｃｍ８ｄ間に、アナログ入力
データＥｉｎ （Ａ）として、 の交流電圧を印加すると、入力電流ｆｉｎ（Δ）はの電
流が流れる。出力端子８ｅ−８ｆ間のアナログ出力デー
タＥｏｕｔ（Ａ）は電流ｆｉｎ（Ａ）とコンデンサ８ａ
のインピーダンスとの積として、となる。 を示しており、抵抗８ｂの抵抗値Ｒとコンデンサ８ａの
容１ｃとの積ＲＣ，すなわち時定数Ｔと、角速度ωの増
大で、減衰率は大きくなる。 次に、このフィルタ８の過度応答を見るために、入力端
子８ｃｍ８ｄ間に、アナログ入力データＥｉｎ（Ａ）と
して、 のステップ電圧を印加すると、入力電流ｌ１ｎ（Ａ）は
、 の電流が流れる。出力端子８ｅ−８ｆ間のアナログ出力
データＥｏｕ ｔ （Ａ）は、電流１ｉｎ（Ａ）がコン
デンサ８ａを充電し、その端子間電圧として、＝ Ｅ
ｏ （１−６−「） ・−・・−・ （２） となる。 ここでＥｏｕｔ（Ａ）は、フィルタ８で電気ノイズが低
減されたフィルタの出力であるが、フィルタ８の減衰率
は前記（１〕式の通り、ωの増大で大きくなる。通常、
問題とする電気ノイズはω、すなわち周波数が高く、こ
のようなフィルタで電気ノイズを低減できることを示し
ている。これとともに（１）式は、Ｒ−Ｃすなわち時定
数Ｔ＝Ｒ−Ｃの増大によって減衰率を高めることができ
ることを示している。しかしながら前記（２）式によっ
て明らかなように、時定数Ｔの増大によって、アナログ
出力データＨｏｕ ｔ （Ａ）は遅れを生じ応答度が低
くなる。 入力フィルタ８の適用に際しては、第４図に示すアナロ
グ信号入力ライン９の電気ノイズの含有程度によって、
必要最低限の減衰率になるよう入力フィルタ８の時定数
を定め、できるだけ応答度を高めるようにして使用する
。 なお、前記の説明では、コンデンサ８ａ＋抵抗８ｂが各
々１ケで構成される一段型フィルタを示したが、この段
数を増加し、第６図に示すような多段型フィルタにすれ
ば、更にフィルタの減衰率と応答度を高めることができ
る。
図である。アナログ入力装置２は、図外の上位計算機と
データの交信等を行うためのシステムバス１と、アナロ
グ信号の入力ライン９との間に接続される。 アナログ入力装置２は、Ａ／Ｄ変換器７と、容量値Ｃの
コンデンサ８ａ及び抵抗値Ｒの抵抗８ｂよりなる入力フ
ィルタ８とにより構成される。アナログ信号人力ライン
９より入力されたアナログ入力データＥｉｎ（Ａ）は入
力フィルタ８に入り、電気ノイズが低減されて、アナロ
グ出力データＥｏｕｔ（Ａ）となる。このアナログ出力
データＥｏｕ ｔ （Ａ）は、Ａ／Ｄ変換器７でデジタ
ルデータに変換され、アナログ入力装置２のディジタル
出力データＥｏｕ ｔ （Ｄ）として、システムバス１
に出力される。 ここで、入力フィルタ８の電気ノイズを低減する原理に
ついて説明する。第５図は入力フィルタ８の動作を説明
するための回路図である。アナログ入力データＥｉｎ（
Ａ）は入力端子８ｃｍ８ｄ間に入力され、アナログ出力
データｔ！ｏｕ ｔ （＾）は出力端子８ｅ−８ｆ間か
ら出力される。まず、この入力フィルタ８の周波数特性
を見るために、入力端子８ｃｍ８ｄ間に、アナログ入力
データＥｉｎ （Ａ）として、 の交流電圧を印加すると、入力電流ｆｉｎ（Δ）はの電
流が流れる。出力端子８ｅ−８ｆ間のアナログ出力デー
タＥｏｕｔ（Ａ）は電流ｆｉｎ（Ａ）とコンデンサ８ａ
のインピーダンスとの積として、となる。 を示しており、抵抗８ｂの抵抗値Ｒとコンデンサ８ａの
容１ｃとの積ＲＣ，すなわち時定数Ｔと、角速度ωの増
大で、減衰率は大きくなる。 次に、このフィルタ８の過度応答を見るために、入力端
子８ｃｍ８ｄ間に、アナログ入力データＥｉｎ（Ａ）と
して、 のステップ電圧を印加すると、入力電流ｌ１ｎ（Ａ）は
、 の電流が流れる。出力端子８ｅ−８ｆ間のアナログ出力
データＥｏｕ ｔ （Ａ）は、電流１ｉｎ（Ａ）がコン
デンサ８ａを充電し、その端子間電圧として、＝ Ｅ
ｏ （１−６−「） ・−・・−・ （２） となる。 ここでＥｏｕｔ（Ａ）は、フィルタ８で電気ノイズが低
減されたフィルタの出力であるが、フィルタ８の減衰率
は前記（１〕式の通り、ωの増大で大きくなる。通常、
問題とする電気ノイズはω、すなわち周波数が高く、こ
のようなフィルタで電気ノイズを低減できることを示し
ている。これとともに（１）式は、Ｒ−Ｃすなわち時定
数Ｔ＝Ｒ−Ｃの増大によって減衰率を高めることができ
ることを示している。しかしながら前記（２）式によっ
て明らかなように、時定数Ｔの増大によって、アナログ
出力データＨｏｕ ｔ （Ａ）は遅れを生じ応答度が低
くなる。 入力フィルタ８の適用に際しては、第４図に示すアナロ
グ信号入力ライン９の電気ノイズの含有程度によって、
必要最低限の減衰率になるよう入力フィルタ８の時定数
を定め、できるだけ応答度を高めるようにして使用する
。 なお、前記の説明では、コンデンサ８ａ＋抵抗８ｂが各
々１ケで構成される一段型フィルタを示したが、この段
数を増加し、第６図に示すような多段型フィルタにすれ
ば、更にフィルタの減衰率と応答度を高めることができ
る。
しかしながら、前述の装置においては、コンデンサある
いは抵抗に個別素子を使用しているため、入力フィルタ
の時定数を実際のアナログ信号入力ラインの電気ノイズ
の含有程度に合わせて調整する場合、簡単に変更できな
い欠点があった。 そこで、本発明の課題は、デジタル処理によって、入力
フィルタの時定数を容易に可変できるようにしたアナロ
グ入力装置を提供することにある。
いは抵抗に個別素子を使用しているため、入力フィルタ
の時定数を実際のアナログ信号入力ラインの電気ノイズ
の含有程度に合わせて調整する場合、簡単に変更できな
い欠点があった。 そこで、本発明の課題は、デジタル処理によって、入力
フィルタの時定数を容易に可変できるようにしたアナロ
グ入力装置を提供することにある。
前記の課題を解決するために、本発明のアナログ入力装
置においては、 「システムバス（１など）とアナログ信号入力ライン（
９など）との間に設けられ、このアナログ信号入力ライ
ンからのアナログ入力データを前記システムバスに伝達
するアナログ入力装置において、 前記アナログ人力データ（Ｅｉｎ（Ａ）など）を所定の
サンプリング周期でデジタルデータ（Ｂｉｎ（Ｄ）など
、以下Ａ／Ｄ変換データという）に変換するＡ／Ｄ変換
器（７など）と、 この原Ａ／Ｄ変換データをその生成のつど、アドレス順
に格納するバッファ（原Ａ／Ｄ変換データバッファ３な
ど）と、 前記システムバスを介して移動平均回数が設定される移
動平均回数設定レジスタ（４など）と、前記原Ａ／Ｄ変
換データの生成のつど、前記バッファ内の前記原Ａ／Ｄ
変換データのうち、最新のデータを含んで時系列に並ぶ
データであって、前記移動平均回数に等しい個数分の原
Ａ／Ｄ変換データについての平均値を求め、この平均値
を（デジタル出力データＥｏｕ ｔ （Ｄ）などとして
）前記システムバス側に与える手段（図外のＣＰＵ、積
算データバッフ７６、移動平均値レジスタ５など）と、
を備えたｊものとする。
置においては、 「システムバス（１など）とアナログ信号入力ライン（
９など）との間に設けられ、このアナログ信号入力ライ
ンからのアナログ入力データを前記システムバスに伝達
するアナログ入力装置において、 前記アナログ人力データ（Ｅｉｎ（Ａ）など）を所定の
サンプリング周期でデジタルデータ（Ｂｉｎ（Ｄ）など
、以下Ａ／Ｄ変換データという）に変換するＡ／Ｄ変換
器（７など）と、 この原Ａ／Ｄ変換データをその生成のつど、アドレス順
に格納するバッファ（原Ａ／Ｄ変換データバッファ３な
ど）と、 前記システムバスを介して移動平均回数が設定される移
動平均回数設定レジスタ（４など）と、前記原Ａ／Ｄ変
換データの生成のつど、前記バッファ内の前記原Ａ／Ｄ
変換データのうち、最新のデータを含んで時系列に並ぶ
データであって、前記移動平均回数に等しい個数分の原
Ａ／Ｄ変換データについての平均値を求め、この平均値
を（デジタル出力データＥｏｕ ｔ （Ｄ）などとして
）前記システムバス側に与える手段（図外のＣＰＵ、積
算データバッフ７６、移動平均値レジスタ５など）と、
を備えたｊものとする。
第２図及び第３図によって、本発明のアナログ入力装置
が、時定数を変更できる原理を説明すると次のようにな
る。第２図（イ）はアナログ信号入力ライン９から取込
まれるアナログデータＥｉｎ（Ａ）として、ｔ＝ｏに１
００なるステップ電圧が印加された場合の波形を示して
いる。この電圧ＥＯは、後述のＡ／Ｄ変換器７（第１図
）によって、所定のサンプリング周期Ｔｓごとにサンプ
ルされて、デジタルデータに変換され、後述のアナログ
人力バッファ３（第１図）に入れられる。このバッファ
３内のデータ群のうち時系列に並ぶ所定数のデータであ
って、新しいデータを取込み古いデータを掃き出したデ
ータ群についての平均をとる移動平均が行われる。第２
図（ロ）は、その状態を示し、ここでは前記の所定数と
しての移動平均回数が４回の場合を示している。デジタ
ル出力データＨｏｕ ｔ（Ｄ）は、サンプリング周期Ｔ
ｓごとに増加し、４×Ｔｓ時間で電圧ＥＯに達する。こ
の場合の時定数は、■ 大略４Ｔｓ（１−）になる（注、最終到達値の１−一＝
０．６３に達した時間を時定数として）。 第３図は、第２図と同様の波形であるが、移動平均回数
８回の場合を示している。この場合デジタル出力データ
１Ｅｏｕ ｔ （Ｄ）が電圧ＥＯに達するのに８ＸＴｓ
時間かかり、時定数は大略８７ｓ（１−）となる。 以上の例から明らかなように、アナログ入力データの移
動平均をとり、その移動平均回数を変えることによりフ
ィルタの時定数を変更することができる。
が、時定数を変更できる原理を説明すると次のようにな
る。第２図（イ）はアナログ信号入力ライン９から取込
まれるアナログデータＥｉｎ（Ａ）として、ｔ＝ｏに１
００なるステップ電圧が印加された場合の波形を示して
いる。この電圧ＥＯは、後述のＡ／Ｄ変換器７（第１図
）によって、所定のサンプリング周期Ｔｓごとにサンプ
ルされて、デジタルデータに変換され、後述のアナログ
人力バッファ３（第１図）に入れられる。このバッファ
３内のデータ群のうち時系列に並ぶ所定数のデータであ
って、新しいデータを取込み古いデータを掃き出したデ
ータ群についての平均をとる移動平均が行われる。第２
図（ロ）は、その状態を示し、ここでは前記の所定数と
しての移動平均回数が４回の場合を示している。デジタ
ル出力データＨｏｕ ｔ（Ｄ）は、サンプリング周期Ｔ
ｓごとに増加し、４×Ｔｓ時間で電圧ＥＯに達する。こ
の場合の時定数は、■ 大略４Ｔｓ（１−）になる（注、最終到達値の１−一＝
０．６３に達した時間を時定数として）。 第３図は、第２図と同様の波形であるが、移動平均回数
８回の場合を示している。この場合デジタル出力データ
１Ｅｏｕ ｔ （Ｄ）が電圧ＥＯに達するのに８ＸＴｓ
時間かかり、時定数は大略８７ｓ（１−）となる。 以上の例から明らかなように、アナログ入力データの移
動平均をとり、その移動平均回数を変えることによりフ
ィルタの時定数を変更することができる。
第１図は、本発明の実施例としての構成を示すブロック
図である。アナログ入力装置２は、図外の上位計算機と
データの交信等を行うためのシステムバスｌとアナログ
信号入力ライン９との間に設けられている。そしてこの
アナログ入力装置２は、前記アナログ信号入力ライン９
を介して入力されるアナログ入力データ１Ｅｉｎ（Ａ）
を所定のサンプリング周期でデジタルデータ（以下便宜
上源Ａ／Ｄ変換データという） ｔｉｉｎ（Ｄ）に変換
するＡ／Ｄ変換器７と、この原Ａ／Ｄ変換データＥｉｎ
（Ｄ）をその生成のつどアドレス順に格納する原Ａ／Ｄ
変換データバッファ３と、バス１を介して上位計算機か
ら移動平均回数が設定される移動平均回数設定しジスタ
４と、前記原Ａ／Ｄ変換データバッファ３及び前記移動
平均回数設定レジスタ４に接続され、この移動平均回数
設定レジスタ４に設定された移動平均口数分の個数の前
記バッファ３内の格納データの積算値を格納する積算デ
ータバッファ６と、この積算データバッファ６と前記シ
ステムバスｌに接続され、前記積算値より求められた移
動平均値を格納するレジスタであって、前記システムバ
スを介し上位計算機からアクセスされる移動平均値レジ
スタ５と、図外のＣＰＵとを備えている。 アナログ信号入力ライン９から入力されたアナログ入力
データＥｉｎ （Ａ）は、Ａ／Ｄ変換器７によって、所
定のサンプリング周期でデジタルデータ（原Ａ／Ｄ変換
データ） ＩＥｉｎ（Ｄ）に変換され、この原Ａ／Ｄ変
換データＥｉｎ（Ｄ）は、原Ａ／Ｄ変換データバッファ
３に、そのアドレス順に、かつアドレスの末尾に至った
ときは、再びアドレスの先頭から繰返す順序で、旧格納
データを更新しつつ格納される。このバッファ３に格納
された原Ａ／Ｄ変換データＥｉｎ（Ｄ）のうち、移動平
均回数設定レジスタ４に設定された移動平均回数に等し
い個数分のデータであって、最新の原Ａ／Ｄ変換データ
を含んで時系列に並ぶ原Ａ／Ｄ変換データが、このアナ
ログ入力装置２内の図外のＣＰＵによって取出されて積
算され、この積算値が積算データバッファ６に格納され
る。この格納された積算値は前記ＣＰＵによって前記の
移動平均回数で割られ、移動平均値が算出される。そし
てこの移動平均値が移動平均値レジスタ５に格納される
。さらにこのレジスタ５内の移動平均値は上位計算機か
らアナログ入力装置２のデジタル出力データＥｏｕ ｔ
（Ｄ）としてシステムバス１を介し読み込まれる。従
って本発明では移動平均回数設定レジスタ４に設定する
移動平均回数を変えることにより、人力フィルタの時定
数を変えることができるが、この原理については前記の
図である。アナログ入力装置２は、図外の上位計算機と
データの交信等を行うためのシステムバスｌとアナログ
信号入力ライン９との間に設けられている。そしてこの
アナログ入力装置２は、前記アナログ信号入力ライン９
を介して入力されるアナログ入力データ１Ｅｉｎ（Ａ）
を所定のサンプリング周期でデジタルデータ（以下便宜
上源Ａ／Ｄ変換データという） ｔｉｉｎ（Ｄ）に変換
するＡ／Ｄ変換器７と、この原Ａ／Ｄ変換データＥｉｎ
（Ｄ）をその生成のつどアドレス順に格納する原Ａ／Ｄ
変換データバッファ３と、バス１を介して上位計算機か
ら移動平均回数が設定される移動平均回数設定しジスタ
４と、前記原Ａ／Ｄ変換データバッファ３及び前記移動
平均回数設定レジスタ４に接続され、この移動平均回数
設定レジスタ４に設定された移動平均口数分の個数の前
記バッファ３内の格納データの積算値を格納する積算デ
ータバッファ６と、この積算データバッファ６と前記シ
ステムバスｌに接続され、前記積算値より求められた移
動平均値を格納するレジスタであって、前記システムバ
スを介し上位計算機からアクセスされる移動平均値レジ
スタ５と、図外のＣＰＵとを備えている。 アナログ信号入力ライン９から入力されたアナログ入力
データＥｉｎ （Ａ）は、Ａ／Ｄ変換器７によって、所
定のサンプリング周期でデジタルデータ（原Ａ／Ｄ変換
データ） ＩＥｉｎ（Ｄ）に変換され、この原Ａ／Ｄ変
換データＥｉｎ（Ｄ）は、原Ａ／Ｄ変換データバッファ
３に、そのアドレス順に、かつアドレスの末尾に至った
ときは、再びアドレスの先頭から繰返す順序で、旧格納
データを更新しつつ格納される。このバッファ３に格納
された原Ａ／Ｄ変換データＥｉｎ（Ｄ）のうち、移動平
均回数設定レジスタ４に設定された移動平均回数に等し
い個数分のデータであって、最新の原Ａ／Ｄ変換データ
を含んで時系列に並ぶ原Ａ／Ｄ変換データが、このアナ
ログ入力装置２内の図外のＣＰＵによって取出されて積
算され、この積算値が積算データバッファ６に格納され
る。この格納された積算値は前記ＣＰＵによって前記の
移動平均回数で割られ、移動平均値が算出される。そし
てこの移動平均値が移動平均値レジスタ５に格納される
。さらにこのレジスタ５内の移動平均値は上位計算機か
らアナログ入力装置２のデジタル出力データＥｏｕ ｔ
（Ｄ）としてシステムバス１を介し読み込まれる。従
って本発明では移動平均回数設定レジスタ４に設定する
移動平均回数を変えることにより、人力フィルタの時定
数を変えることができるが、この原理については前記の
【作 用】の項で述べた通りである。
本発明によれば、アナログ入力データのＡ／Ｄ変換値の
移動平均値をとり、その移動平均回数を変えることによ
り、アナログ入力装置の入力フィルタの時定数を変えら
れるようにしたので、従来装置のように個別素子をその
都度取換えることなく、入力フィルタ時定数の変更が可
能となった。 入力フィルタ時定数の変更は、通常現地でアナログ信号
入力ラインの電気ノイズの含有の程度に合わせて調整す
るため、従来のように現地でその都度個別素子を変換す
ることは、交換の作業工数ならびに交換のための各種の
抵抗値の抵抗、各種の容量のコンデンサの準備を必要と
するので非常に煩わしく、このことを考えると本発明の
効果は非常に大きい。
移動平均値をとり、その移動平均回数を変えることによ
り、アナログ入力装置の入力フィルタの時定数を変えら
れるようにしたので、従来装置のように個別素子をその
都度取換えることなく、入力フィルタ時定数の変更が可
能となった。 入力フィルタ時定数の変更は、通常現地でアナログ信号
入力ラインの電気ノイズの含有の程度に合わせて調整す
るため、従来のように現地でその都度個別素子を変換す
ることは、交換の作業工数ならびに交換のための各種の
抵抗値の抵抗、各種の容量のコンデンサの準備を必要と
するので非常に煩わしく、このことを考えると本発明の
効果は非常に大きい。
第１図は本発明の実施例としての構成を示すブロック回
路図、第２図及び第３図は本発明の原理を示す動作説明
図、第４図は従来装置の構成例を示すブロック回路図、
第５図及び第６図は従来装置の入力フィルタの原理を説
明するための回路図である。 Ｄ変換データバッファ、４：移動平均回数設定レジスタ
、５：移動平均値レジスタ、６：積算データバッファ、
７：Ａ／Ｄ変換器、９：アナログ信号入力ライン、Ｅｉ
ｎ（＾）：アナログ入力データ、Ｅｉｎ（Ｄ） ：原Ａ
／Ｄ変換データ、Ｅｏｕｔ（Ｄ） ：デジタル出力デ
ータ。 １：バス、２：アナログ入力装置、３：原Ａ／第４図 →ｔ 第 ２■ １＝０ →ｔ オ６図
路図、第２図及び第３図は本発明の原理を示す動作説明
図、第４図は従来装置の構成例を示すブロック回路図、
第５図及び第６図は従来装置の入力フィルタの原理を説
明するための回路図である。 Ｄ変換データバッファ、４：移動平均回数設定レジスタ
、５：移動平均値レジスタ、６：積算データバッファ、
７：Ａ／Ｄ変換器、９：アナログ信号入力ライン、Ｅｉ
ｎ（＾）：アナログ入力データ、Ｅｉｎ（Ｄ） ：原Ａ
／Ｄ変換データ、Ｅｏｕｔ（Ｄ） ：デジタル出力デ
ータ。 １：バス、２：アナログ入力装置、３：原Ａ／第４図 →ｔ 第 ２■ １＝０ →ｔ オ６図
Claims (1)
- 【特許請求の範囲】 １）システムバスとアナログ信号入力ラインとの間に設
けられ、このアナログ信号入力ラインからのアナログ入
力データを前記システムバスに伝達するアナログ入力装
置において、前記アナログ入力データを所定のサンプリ
ング周期でデジタルデータ（以下原Ａ／Ｄ変換データと
いう）に変換するＡ／Ｄ変換器と、 この原Ａ／Ｄ変換データをその生成のつど、アドレス順
に格納するバッファと、 前記システムバスを介して移動平均回数が設定される移
動平均回数設定レジスタと、 前記原Ａ／Ｄ変換データの生成のつど、前記バッファ内
の前記原Ａ／Ｄ変換データのうち、最新のデータを含ん
で時系列に並ぶデータであって、前記移動平均回数に等
しい個数分の原Ａ／Ｄ変換データについての平均値を求
め、この平均値を前記システムバス側に与える手段と、
を備えたことを特徴とするフィルタ時定数可変のアナロ
グ入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63293926A JPH07118629B2 (ja) | 1988-11-21 | 1988-11-21 | フィルタ時定数可変のアナログ入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63293926A JPH07118629B2 (ja) | 1988-11-21 | 1988-11-21 | フィルタ時定数可変のアナログ入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02141015A true JPH02141015A (ja) | 1990-05-30 |
| JPH07118629B2 JPH07118629B2 (ja) | 1995-12-18 |
Family
ID=17800951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63293926A Expired - Lifetime JPH07118629B2 (ja) | 1988-11-21 | 1988-11-21 | フィルタ時定数可変のアナログ入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118629B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590983A (ja) * | 1991-09-25 | 1993-04-09 | Nec Corp | 交差偏波干渉補償器 |
| JP2014017760A (ja) * | 2012-07-11 | 2014-01-30 | Fuji Electric Co Ltd | アナログ入力装置 |
| JP2014075710A (ja) * | 2012-10-04 | 2014-04-24 | Fujitsu Ltd | デジタルコヒーレント光受信器、その制御方法、及び伝送装置 |
| JP2014200012A (ja) * | 2013-03-29 | 2014-10-23 | 日本電波工業株式会社 | 水晶発振器及び発振装置 |
| JP2017034852A (ja) * | 2015-07-31 | 2017-02-09 | ファナック株式会社 | 機械指令に応じたフィルタを学習する機械学習装置、機械学習装置を備えたモータ駆動装置及びモータ駆動システム並びに機械学習方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56142123U (ja) * | 1980-03-25 | 1981-10-27 | ||
| JPS5829218A (ja) * | 1981-08-13 | 1983-02-21 | Olympus Optical Co Ltd | 信号検出方式 |
| JPS60120611A (ja) * | 1983-12-05 | 1985-06-28 | Fuji Electric Co Ltd | デイジタルフイルタ |
| JPS60190016A (ja) * | 1984-03-12 | 1985-09-27 | Mitsubishi Electric Corp | 移動平均フイルタ |
| JPS62208708A (ja) * | 1986-03-10 | 1987-09-14 | Nippon Atom Ind Group Co Ltd | 過渡変化追従型デイジタルフイルタ |
-
1988
- 1988-11-21 JP JP63293926A patent/JPH07118629B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56142123U (ja) * | 1980-03-25 | 1981-10-27 | ||
| JPS5829218A (ja) * | 1981-08-13 | 1983-02-21 | Olympus Optical Co Ltd | 信号検出方式 |
| JPS60120611A (ja) * | 1983-12-05 | 1985-06-28 | Fuji Electric Co Ltd | デイジタルフイルタ |
| JPS60190016A (ja) * | 1984-03-12 | 1985-09-27 | Mitsubishi Electric Corp | 移動平均フイルタ |
| JPS62208708A (ja) * | 1986-03-10 | 1987-09-14 | Nippon Atom Ind Group Co Ltd | 過渡変化追従型デイジタルフイルタ |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590983A (ja) * | 1991-09-25 | 1993-04-09 | Nec Corp | 交差偏波干渉補償器 |
| JP2014017760A (ja) * | 2012-07-11 | 2014-01-30 | Fuji Electric Co Ltd | アナログ入力装置 |
| JP2014075710A (ja) * | 2012-10-04 | 2014-04-24 | Fujitsu Ltd | デジタルコヒーレント光受信器、その制御方法、及び伝送装置 |
| JP2014200012A (ja) * | 2013-03-29 | 2014-10-23 | 日本電波工業株式会社 | 水晶発振器及び発振装置 |
| JP2017034852A (ja) * | 2015-07-31 | 2017-02-09 | ファナック株式会社 | 機械指令に応じたフィルタを学習する機械学習装置、機械学習装置を備えたモータ駆動装置及びモータ駆動システム並びに機械学習方法 |
| US10338541B2 (en) | 2015-07-31 | 2019-07-02 | Fanuc Corporation | Machine learning to establish optimal filter for removing external noise without degrading responsivity |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07118629B2 (ja) | 1995-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104122851B (zh) | 一种多通道大动态范围的数据采集系统 | |
| US4385286A (en) | Use of single reference voltage for analog to digital or digital to analog conversion of bipolar signals | |
| JPH02141015A (ja) | フィルタ時定数可変のアナログ入力装置 | |
| EP0163333A1 (en) | Filter arrangement | |
| CA1157922A (en) | Switched-capacitor elliptic filter | |
| EP0109612A2 (en) | Switched capacitor filter circuit | |
| JPH088465B2 (ja) | スイッチトキャパシタ回路 | |
| JPH04148388A (ja) | 時定数可変形の微分器 | |
| JPH05113379A (ja) | 圧力・差圧伝送器 | |
| CN216561575U (zh) | 电流变送器电路 | |
| TW202141301A (zh) | 計算乘積和值之裝置 | |
| Kurth | Two‐Port Analysis of SC Networks with Continuous Input Signals | |
| ARONHIME et al. | Biquadratic current-mode filters using a single CCI | |
| CN107942799A (zh) | 一种机械设备工况网络数据采集电路 | |
| US6057713A (en) | Method and apparatus for performing voltage sampling | |
| SU1553988A1 (ru) | Аналоговый интегратор напр жени | |
| JPS637488B2 (ja) | ||
| SU1187241A1 (ru) | Активный @ -фильтр нижних частот | |
| JPH0660688A (ja) | サンプル・ホールド回路 | |
| JPS59224912A (ja) | スイツチドキヤパシタフイルタ | |
| RU22332U1 (ru) | Фильтр постоянной составляющей | |
| JPH0614506Y2 (ja) | アクティブフィルタ回路 | |
| JPH0614507Y2 (ja) | アクティブフィルタ回路 | |
| JP2822891B2 (ja) | 自動調整フィルタ回路 | |
| SU980104A1 (ru) | Четырехквадрантный умножитель сигналов посто нного тока |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |